一种储存电容的形成方法，包括：依次形成半导体层和第一介电层在基板上；形成图案化光致抗蚀剂层在该第一介电层上，且该图案化光致抗蚀剂包括第一区和第二区邻近于该第一区；移除未被该图案化光致抗蚀剂层所遮蔽的该第一介电层和该半导体层；移除该第一区，用以露出该第一介电层；以该第二区作为屏蔽进行掺杂工艺，形成至少一个掺杂区在部分该半导体层中，用以作为第一电极；移除该第二区；依次形成第二介电层和导电层，覆盖该基板和该第一介电层；并且图案化导电层，用以形成第二电极，且基本上对应于该第一电极。
【技术实现步骤摘要】
本专利技术涉及一种储存电容，特别是涉及一种可减少光掩模的储存电容的制造工艺及其所形成的储存电容。
技术介绍
图1至3显示传统有源元件基板的薄膜晶体管与电容的制造工艺剖面图，如图1所示，提供基板100，包括晶体管区100A和电容区100B。在基板100上沉积并图案化形成半导体层101，分别位于晶体管区100A和电容区100B。如图2所示，在半导体层101和基板100上沉积绝缘层103，分别在晶体管区100A作为薄膜晶体管的栅极绝缘层和在电容区100B作为储存电容的介电层。接着，在绝缘层103上形成光致抗蚀剂，并图案化形成图案化光致抗蚀剂105，并露出晶体管区100A中半导体层101的两端和储存电容区100B的半导体层101。之后，再以掺杂工艺107在晶体管区100A半导体层101的两端形成源极/漏极102，并且掺杂电容区100B的半导体层101形成储存电容的下电极。完成掺杂工艺107后移除图案化光致抗蚀剂105。接着，在绝缘层103上沉积并图案化形成导电层109，分别作为晶体管区100A的栅极和电容区100B的上电极。最后再以晶体管区100A的导电层109为屏蔽，进行轻掺杂工艺111，形成轻掺杂区115。传统上在形成薄膜晶体管和储存电容的工艺步骤中需要三道光掩模，首先在图案化形成半导体层101中需要第一道光掩模。接着在图案化形成光致抗蚀剂105作为掺杂区102掺杂时的屏蔽则需要第二道光掩模，而掺杂区102也可称为源极区/漏极区。最后在图案化形成导电层109作为栅极和上电极时需要第三道光掩模。在工艺中，光掩模数量是决定工艺成本的重要因素，因此本领域亟需一种能减少光掩模的方法来降低其制造成本。
技术实现思路
鉴于此，本专利技术的目的是提供一种储存电容的形成方法，利用具有不同光穿透度的光掩模来减少薄膜晶体管和储存电容制造工艺所需的光掩模数。为达上述目的，本专利技术提供一种储存电容的形成方法，包括依次形成半导体层和第一介电层在基板上；形成图案化光致抗蚀剂层在该第一介电层上，且该图案化光致抗蚀剂包括第一区和第二区邻近于该第一区；移除未被该图案化光致抗蚀剂层所遮蔽的该第一介电层和该半导体层；移除该第一区，用以露出该第一介电层；以该第二区作为屏蔽进行掺杂工艺，形成至少一个掺杂区在部分该半导体层中，用以作为第一电极；移除该第二区；依次形成第二介电层和导电层，覆盖该基板和该第一介电层；并且图案化该导电层，用以形成第二电极，且基本上对应于该第一电极。本专利技术还提供一种储存电容，包括第一电极，设置在基板上，且该第一电极具有耗尽区位于该第一电极的两端其中之一上和至少一个掺杂区邻近于该耗尽区；介电层，设置在该第一电极上；和第二电极，设置在该介电层上，且基本上对应于该第一电极。本专利技术尚提供一种显示器，具有基板，包括半导体图案层，分别形成在该基板的至少一个晶体管区和至少一个电容区上，其中，位于该电容区上的该半导体图案层具有至少一个耗尽区位于该第一电极的两端其中之一上和至少一个掺杂区邻近于该耗尽区，且位于该晶体管区上的该半导体图案层的二端，具有高浓度掺杂区；第一介电层，形成在该半导体图案层上；第一导体图案层，形成在第一介电层上，且分别对应位于该电容区上和晶体管区上的该半导体图案层；保护层，形成在该基板上，且覆盖该第一导体图案层；和第二导体图案层，形成在该保护层上，且分别电连接在该晶体管区上的该半导体图案层的二端的该高浓度掺杂区。为了让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举一优选实施例，并结合附图作详细说明。附图说明图1至3显示传统有源元件基板上薄膜晶体管与电容的制造工艺剖面图。图4至15显示本专利技术优选实施例有源元件基板的工艺流程剖面图。图16至19显示本专利技术实施例的变化例的剖面图。简单符号说明基板～100；晶体管区～100A；电容区～100B； 色缘层～103；源极区/漏极区～102； 导电层～109；图案化光致抗蚀剂～105；基板～400；晶体管区～400A； 电容区～400B；半导体层～401；介电层～403；光致抗蚀剂～405A和405B； 厚光致抗蚀剂区～405a；薄光致抗蚀剂区～405b； 掺杂工艺～407；掺杂区～409； 耗尽区～408；阶梯差～402a、402b； 导电层～413；介电层～411； 光致抗蚀剂～415A、415B；掺杂区～419； 掺杂工艺～417；轻掺杂区～421；轻掺杂工艺～418；介电层～423； 接触窗～425；源极区/漏极区接触～427； 保护层～429；接触窗～431； 导电层～433；介电层～437； 发光层～435。具体实施例方式以下将结合图4-15说明本专利技术的优选实施例，应注意的是，虽然以下实施例是以储存电容与顶部栅极晶体管(top gate transistor)的制作说明，但本领域的技术人员可以理解的是，本专利技术的储存电容并不限于搭配特定类型的薄膜晶体管(TFT)，也不限定应用在显示面板的储存电容。如图4所示，提供基板400，包括晶体管区400A和电容区400B，其中基板400可为透明基板，例如是玻璃或石英，也可为不透明基板，例如是晶片(wafer)或陶瓷，或是除了上述刚性基板外也可为可挠性基板，例如塑料、聚酯(polyester)或橡胶。在基板400上依次形成半导体层401，其材料包括多晶硅、单晶硅、非晶硅、微晶硅或上述材料的组合，和介电层403，其材料包括无机化合物(如氧化硅、氮化硅、氮氧化硅、碳化硅、碳氧化硅或上述材料的组合)、有机化合物(如聚酯、环氧类聚合物、有机硅化合物、丙烯类聚合物、类似的材料或上述材料的组合)。接着，在介电层403上形成光致抗蚀剂层，并以光刻工艺分别在晶体管区400A和电容区400B形成光致抗蚀剂405A和405B，其中电容区400B的光致抗蚀剂405B是通过具有不同光穿透度的光掩模(如半阶式光掩模(half-tone photomask)、灰阶式光掩模(gray-level photomask)、栅状图案光掩模(slit-pattern photomask)、绕(衍)射式光掩模(diffraction photomask))图案化形成，具有厚光致抗蚀剂区405a和薄光致抗蚀剂区405b，且厚光致抗蚀剂区405a邻近于薄光致抗蚀剂区405b。如图5所示，以光致抗蚀剂405A和405B为屏蔽进行蚀刻工艺，优选为各向同性蚀刻工艺，可为干式蚀刻或是湿式蚀刻，用来移除未被光致抗蚀剂405A和405B遮蔽的介电层403。而湿式蚀刻的方法包括浸泡蚀刻、喷雾蚀刻或其它类似的蚀刻方法，且干式蚀刻的方法包括反应式离子蚀刻、等离子蚀刻或其它类似的蚀刻方法。接着，如图6A所示，再以各向同性蚀刻步骤，例如是干式蚀刻或湿式蚀刻，将未被光致抗蚀剂405A和405B遮蔽的半导体层401移除。或者如图6B所示，以各向异性蚀刻工艺，例如是干式蚀刻工艺或是湿式工艺，将未被光致抗蚀剂405A和405B遮蔽的半导体层401移除。而湿式蚀刻的方法包括浸泡蚀刻、喷雾蚀刻或其它类似的蚀刻方法，且干式蚀刻的方法包括反应式离子蚀刻、等离子蚀刻或其它类似的蚀刻方法。接着如图7A及7B所示，其中图7A接续图6A的工艺，而图7B接续图6B的工艺，进行等离子处理本文档来自技高网...
【技术保护点】
一种储存电容的形成方法，包括： 依次形成半导体层和第一介电层在基板上； 形成图案化光致抗蚀剂层在该第一介电层上，且该图案化光致抗蚀剂包括第一区和第二区邻近于该第一区； 移除未被该图案化光致抗蚀剂层所遮蔽的该第一介电层和该半导体层； 移除该第一区，用以露出该第一介电层； 以该第二区作为屏蔽进行掺杂工艺，形成至少一个掺杂区在部分该半导体层中，用以作为第一电极； 移除该第二区； 依次形成第二介电层和导电层，覆盖该基板和该第一介电层；并且 图案化该导电层，用以形成第二电极，且基本上对应于该第一电极。
【技术特征摘要】
1.一种储存电容的形成方法，包括依次形成半导体层和第一介电层在基板上；形成图案化光致抗蚀剂层在该第一介电层上，且该图案化光致抗蚀剂包括第一区和第二区邻近于该第一区；移除未被该图案化光致抗蚀剂层所遮蔽的该第一介电层和该半导体层；移除该第一区，用以露出该第一介电层；以该第二区作为屏蔽进行掺杂工艺，形成至少一个掺杂区在部分该半导体层中，用以作为第一电极；移除该第二区；依次形成第二介电层和导电层，覆盖该基板和该第一介电层；并且图案化该导电层，用以形成第二电极，且基本上对应于该第一电极。2.如权利要求1所述的储存电容的形成方法，其中在该掺杂工艺中，未掺杂的该半导体层在该下电极两端其中之一上形成耗尽区。3.如权利要求1所述的储存电容的形成方法，其中移除该第一区，用以露出该第一介电层的步骤，是以各向同性蚀刻依次移除未被该图案化光致抗蚀剂遮蔽的该第一介电层与该半导体层。4.如权利要求1所述的储存电容的形成方法，其中移除该第一区，用以露出该第一介电层的步骤，是以各向同性蚀刻移除未被该图案化光致抗蚀剂遮蔽的该第一介电层；并且各向异性蚀刻移除未被该图案化光致抗蚀剂遮蔽的该半导体层。5.如权利要求1所述的储存电容的形成方法，其中该掺杂工艺包括N型掺杂或P型掺杂。6.如权利要求1所述的储存电容的形成方法，其中图案化该导电层还包括形成光致抗蚀剂图案在该导电层上，且其基本上对应于该第一电极，其中，该光致抗蚀剂图案的宽度大于该第一电极的宽度；并且进行各向同性蚀刻工艺，移除未被该光致抗蚀剂图案遮蔽的该导电层。7.一种储存电容，包括第一电极，设置在基板上，且该第一电极具有至少一个耗尽区位于该第一电极的两端其中之一上和至少一个掺杂区邻近于该耗尽区；介电层，设置在该第一电极上；和第二电极，设置在该介电层上，且基本上对应于该第一电极。8.如权利要求7所述的储存电容，其中该第一电极包括多晶硅、单晶硅、非晶硅、微晶硅或上述材料的组合。9.如权利要求7所述的储存电容，其中该第一电极的二端，分别具有该耗尽区，且该掺杂区位于该耗尽区之间。10....
【专利技术属性】
技术研发人员：丘大维，郑逸圣，廖盈奇，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。