一种Ｐ型通道存储器，其中各存储单元是由基底、栅极结构、第一电荷陷入层与第二电荷陷入层，以及第一源极／漏极与第二源极／漏极所构成的。其中栅极结构设置于基底上，第一电荷陷入层与第二电荷陷入层是设置于栅极结构的两侧，用以于单一存储单元内储存两个位的数据。第一源极／漏极与第二源极／漏极设置于栅极结构两侧的基底中。
【技术实现步骤摘要】
本专利技术涉及一种存储器元件，特别是涉及一种。
技术介绍
非挥发性存储器中的可电抹除且可程序只读存储器(EEPROM)具有可进行多次数据的存入、读取、抹除等动作，且存入的数据在断电后也不会消失的优点，所以已成为个人计算机和电子设备所广泛采用的一种存储器元件。典型的可电抹除且可程序只读存储器以掺杂的多晶硅(Polysilicon)制作浮置栅极(Floating Gate)与控制栅极(Control Gate)。栅极与基底、栅极与栅极之间的绝缘层则为氧化硅层。然而，上述可电抹除且可程序只读存储器需要形成多个多晶硅层与多个氧化硅层。在制作过程中，会经过多道光掩模步骤，拉长制作流程，且耗费较多的制造成本。因此，美国专利US 6678190提出一种可抹除且可程序化只读存储器(EPROM)，无须形成多层多晶硅层，而是以相邻而分离的两个P型金氧半导体晶体管作为选择栅极与浮置栅极。请参照图1A，绘示了此现有的可抹除且可程序化只读存储器的结构剖面图。基底100上设置有N型阱区101，于N型阱区101上设置有两个相邻的P型金氧半导体晶体管110与120，以P型金氧半导体晶体管110上的栅极115作为选择栅极，以P型金氧半导体晶体管110上的栅极125作为浮置栅极。此种只读存储器可以与互补式金氧半导体晶体管的工艺整合在一起，且由于不需要形成控制栅极，因而能够缩减元件的尺寸。然而，请参照图1B，其绘示上述可抹除且可程序化只读存储器的结构上视图，可以清楚地看到，存储器的横向尺寸150很宽，整个存储器的大小达15F2，极度不利于元件的集成度，与目前集成电路趋向尺寸微缩的趋势相违背。再者，此存储器的通道长度长，因此，存储器的程序化及抹除的效率低。另一方面，存储器元件依其通道的种类分为P型通道(P-Channel)存储器与N型通道(N-Channel)存储器。P型通道存储器具有包括高电子注入效率、较高的元件集成度、可免于热空穴注入所引致的可靠性问题以及电子注入时具有较低的氧化层电场等优点。且其电子注入速度较N型通道存储器还快，又兼有较低的功率消耗、低耗能、低程序化电压等特点，目前已广泛地应用在半导体相关产业。然而，传统P型通道存储器由于使用FN穿隧效应(Fowler-NordheimTunneling)或热空穴注入(Hot Hole Injection)的操作方法，其电子注入的效率较低，因而需要施加较高电压以提供较大的电流，藉以增加抹除操作的速率。其功率消耗高、需要的时间较长，且施加的电压高，容易导致高漏电流，造成存储器元件的可靠性降低。此外，随着元件集成度的提高，所产生的高漏电流会越严重，将大大地限制元件尺寸缩小的程度。
技术实现思路
有鉴于此，本专利技术的目的就是在提供一种P型通道存储器，其尺寸小且工艺简单，而且单一存储单元可储存二位数据，有助于提高元件的集成度。本专利技术的再一目的是提供一种P型通道存储器的操作方法，所需的操作电压低，可以节省功率消耗，提高程序化/抹除的效率，进而缩短元件的运作速度，并能增进元件的可靠性。本专利技术提出一种P型通道存储器，其具有一第一存储单元，第一存储单元例如是由基底、栅极结构、第一电荷陷入层与第二电荷陷入层以及第一源极/漏极、第二源极/漏极所构成的。其中栅极结构设置于基底上，第一电荷陷入层与第二电荷陷入层是设置于栅极结构的两侧，用以于第一存储单元储存两个位。第一源极/漏极与第二源极/漏极设置于栅极结构两侧的基底中。依照本专利技术的优选实施例所述的P型通道存储器，上述的第一电荷陷入层与栅极结构的侧壁间以及第二电荷陷入层与栅极结构的侧壁间还包括穿隧介电层。第一电荷陷入层以及第二电荷陷入层的外侧还包括绝缘层。依照本专利技术的优选实施例所述的P型通道存储器，上述的电荷陷入层的材料例如是氮化硅、穿隧介电层的材料可以是氧化硅、绝缘层的材料例如是氧化硅。依照本专利技术的优选实施例所述的P型通道存储器，上述的第一源极/漏极与第二源极/漏极掺杂P型离子。依照本专利技术的优选实施例所述的P型通道存储器，还包括一第二存储单元，第二存储单元与第一存储单元具有相同的结构，且第一存储单元与第二存储单元共享第一源极/漏极。依照本专利技术的优选实施例所述的P型通道存储器，上述的栅极结构由基底起包括栅介电层与栅极，栅极的材料例如是P型掺杂多晶硅。上述P型通道存储器，由于电荷陷入层是设置在栅极结构的侧壁，与传统氮化硅只读存储器的氧化硅/氮化硅/氧化硅(ONO)层设置于栅极下方，大不相同。此结构可以大幅地缩小元件尺寸，且其工艺简单，无须多道光掩模的光刻工艺，能够缩短元件制作所需要的时间。此外，由于电荷陷入层位于栅极结构的两侧，可以于单一存储单元储存两个位的数据，有助于提高元件的集成度。本专利技术提出一种P型通道存储器元件的操作方法，此P型通道存储器例如是基底、位于基底上的栅极、位于栅极的两侧壁的第一电荷陷入层与第二电荷陷入层，以及位于栅极两侧的基底中的第一源极/漏极与第二源极/漏极；此操作方法例如是于进行程序化操作时，将电子注入第二电荷陷入层中，以于P型通道存储器存入第一位；以及进行抹除操作时，于第一源极/漏极施加第一电压，第二源极/漏极施加第二电压，栅极施加第三电压，基底施加第四电压，利用三次热空穴机制(Tertiary Hot Hole Mechanism)将热空穴注入第二电荷陷入层中，以抹除先前存入P型通道存储器的第一位，其中，第三电压与第四电压的压差的绝对值小于或等于6伏特，且第二电压小于第三电压。依照本专利技术的优选实施例所述的P型通道存储器的操作方法，上述进行程序化操作时，更包括于第一源极/漏极施加一第五电压，第二源极/漏极施加一第六电压，栅极施加一第七电压，基底施加一第八电压，将电子注入第二电荷陷入层中，以于P型通道存储器存入第一位，其中，第六电压小与第七电压，且第七电压大于第三电压。依照本专利技术的优选实施例所述的P型通道存储器，上述的第二电荷陷入层与第一位位于同侧。依照本专利技术的优选实施例所述的P型通道存储器的操作方法，还包括于进行程序化操作时，将电子注入第一电荷陷入层中，以于P型通道存储器存入第二位；以及进行抹除操作时，于第一源极/漏极施加第二电压，第二源极/漏极施加第一电压，栅极施加第三电压，基底施加第四电压，利用三次热空穴机制将热空穴注入第一电荷陷入层中，以抹除先前存入P型通道存储器的第二位。在进行程序化操作时，还包括于第一源极/漏极施加第六电压，第二源极/漏极施加第五电压，栅极施加第七电压，基底施加第八电压，将电子注入第一电荷陷入层中，以于P型通道存储器存入第二位。依照本专利技术的优选实施例所述的P型通道存储器，上述的第一电荷陷入层与第二位位于同侧。依照本专利技术的优选实施例所述的P型通道存储器，上述的第一电压为0伏特、第二电压为-3～-4伏特左右、第三电压为-2.5～-3.5伏特左右、第四电压为2.8～3.4伏特左右。依照本专利技术的优选实施例所述的P型通道存储器，上述将热电子注入电荷陷入层的方法包括通道热电子注入(CHEI)模式。依照本专利技术的优选实施例所述的P型通道存储器，上述的第一电荷陷入层与第二电荷陷入层的材料例如是氮化硅。上述的栅极的材料可以是掺杂多晶硅。上述第一电荷陷入层以及第二电荷陷入层的外侧还可以包括一绝缘层。其中，绝缘层的材料例如是氧本文档来自技高网...
【技术保护点】
一种Ｐ型通道存储器，具有一第一存储单元，该第一存储单元包括：一基底；一栅极结构，设置于该基底上；一第一电荷陷入层与一第二电荷陷入层，设置于该栅极结构的两侧，用以于该第一存储单元储存两个位；以及一第一源极／漏极 与一第二源极／漏极，设置于该栅极结构两侧的该基底中。
【技术特征摘要】
1.一种P型通道存储器，具有一第一存储单元，该第一存储单元包括一基底；一栅极结构，设置于该基底上；一第一电荷陷入层与一第二电荷陷入层，设置于该栅极结构的两侧，用以于该第一存储单元储存两个位；以及一第一源极/漏极与一第二源极/漏极，设置于该栅极结构两侧的该基底中。2.如权利要求1所述的P型通道存储器，其中该第一电荷陷入层与该第二电荷陷入层的材料为氮化硅。3.如权利要求1所述的P型通道存储器，其中该第一电荷陷入层与该栅极结构的侧壁间以及该第二电荷陷入层与该栅极结构的侧壁间还包括一穿隧介电层。4.如权利要求3所述的P型通道存储器，其中该穿隧介电层的材料包括氧化硅。5.如权利要求1所述的P型通道存储器，其中该第一电荷陷入层以及该第二电荷陷入层的外侧还包括一绝缘层。6.如权利要求5所述的P型通道存储器，其中该绝缘层的材料包括氧化硅。7.如权利要求1所述的P型通道存储器，其中该第一源极/漏极与该第二源极/漏极掺杂P型离子。8.如权利要求1所述的P型通道存储器，还包括一第二存储单元，该第二存储单元与该第一存储单元具有相同的结构，且该第一存储单元与该第二存储单元共享该第一源极/漏极。9.如权利要求1所述的P型通道存储器，其中该栅极结构由该基底起包括一栅介电层与一栅极。10.如权利要求9所述的P型通道存储器，其中该栅极的材料包括P型掺杂多晶硅。11.一种P型通道存储器的操作方法，该P型通道存储器包括一基底；一栅极，位于该基底上；一第一电荷陷入层与一第二电荷陷入层，位于该栅极的两侧壁；一第一源极/漏极与一第二源极/漏极，位于该栅极两侧的该基底中；且该操作方法包括进行程序化操作时，将电子注入该第二电荷陷入层中，以于该P型通道存储器存入一第一位；以及进行抹除操作时，于该第一源极/漏极施加一第一电压，该第二源极/漏极施加一第二电压，该栅极施加一第三电压，该基底施加一第四电压，利用三次热空穴机制将热空穴注入该第二电荷陷入层中，以抹除先前存入该P型通道存储器的该第一位，其中，该第三电压与该第四电压的压差的绝对值小于或等于6伏特，且该第二电压小于该第三电压。12.如权利要求11所述的P型通道存储器的操作方法，其中该第二电荷陷入层与该第一位位于同...
【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。