本申请涉及半导体技术领域，具体涉及一种电容器，包括：底电极；介电层，介电层形成在底电极上；顶电极组件，顶电极组件形成在介电层上，顶电极组件包括自介电层的一侧依次层叠形成的第一顶电极、第二顶电极以及第三顶电极；其中，第一顶电极为金属层，第二顶电极为掺杂碳、硼的硅锗层，第三顶电极为掺杂硼的硅锗层。本申请通过在第一顶电极、第三顶电极之间形成掺杂碳、硼的硅锗层，这样在第一顶电极上形成了掺杂碳、硼的硅锗层与掺杂硼的硅锗层的双重结构，大大减少了电阻增加，同时还减少了掺杂硼的硅锗层的残余应力,降低其对电容器的介电层产生的机械应力，解决了介电层的漏电问题。解决了介电层的漏电问题。解决了介电层的漏电问题。
【技术实现步骤摘要】
堆叠式电容器、半导体存储器件及制备方法
[0001]本申请涉及半导体
，具体涉及一种堆叠式电容器、半导体存储器件及制备方法。
技术介绍
[0002]动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的DRAM存储单元组成，每个DRAM存储单元均包括单个晶体管和与之串联耦合的单个电容器(Capacitor)，电容器的构造可以分为沟槽式以及堆叠式。传统的DRAM结构如图1所示，其中DRAM中电容器的结构如图2所示，电容器是垂直的高深宽比的圆柱体形状以增加表面积，目前电容器的顶电极(plate poly)是由下述工艺形成：在TiN层上形成板状多晶硅，具体地，该板状多晶硅可以是掺杂硼的硅锗(SiGe),在一定工艺条件下，以高浓度的硼(B)气体和高流量的Ge进行反应，在掺杂硼的硅锗生长过程中，颗粒(grain size)尺寸逐渐变大，最后长成具有柱状构造(columnar)的多晶硅，具体如图3所示。此时板状的掺杂硼的硅锗(B-dopeed SiGe)结晶的残余应力(residual stress)会产生0.1-0.5GPa左右的压应力(compressive stress)，该压应力(compressive stress)会对电容器的介电层产生机械应力(mechanical stress)，诱发电容器的热化，进而导致漏电(leakage)。
技术实现思路
[0003]本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种堆叠式电容器、半导体存储器件及制备方法，减少了电容器介电层的残余应力,解决了电容器漏电的问题。
[0004]为了实现上述目的，本申请第一方面提供了一种电容器，包括：
[0005]底电极；
[0006]介电层，所述介电层形成在所述底电极上；
[0007]顶电极组件，所述顶电极组件形成在所述介电层上，所述顶电极组件包括自所述介电层的一侧依次层叠形成的第一顶电极、第二顶电极以及第三顶电极；
[0008]其中，所述第一顶电极为金属层，所述第二顶电极为掺杂碳、硼的硅锗层，所述第三顶电极为掺杂硼的硅锗层。
[0009]本申请第二方面提供了一种半导体器件，包括如上所述的电容器。
[0010]本申请第三方面提供了一种电子设备，包括如上所述的半导体器件。
[0011]本申请第四方面提供了一种电容器的制备方法，包括以下步骤：
[0012]于半导体衬底上沉积底电极；
[0013]在所述底电极的上方沉积介电层以覆盖所述底电极；
[0014]在所述介电层的上方沉积顶电极组件以覆盖所述介电层；
[0015]其中，在所述介电层的上方沉积顶电极组件包括以下步骤：
[0016]在所述介电层的上方依次层叠沉积第一顶电极、第二顶电极以及第三顶电极，所述第一顶电极为金属层，所述第二顶电极为掺杂碳、硼的硅锗层，所述第三顶电极为掺杂硼的硅锗层。
附图说明
[0017]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0018]图1为现有技术中DRAM局部剖面的SEM示意图；
[0019]图2为图1中A处的局部放大图；
[0020]图3为图2中B处的局部放大图；
[0021]图4为本申请一些实施例的堆叠式电容器的剖面示意图；
[0022]图5为图4中C处的SEM图；
[0023]图6为本申请一些实施例的顶电极组件剖面的SEM图；
[0024]图7为本申请一些实施例不同碳含量的第二顶电极的XRD射线衍射的数据图；
[0025]图8为本申请一些实施例的结晶颗粒尺寸与张力、压力的关系；
[0026]图9为掺杂碳前后对堆叠式电容器性能的影响曲线图，A代表现有的堆叠式电容器，B代表本申请实施例中的堆叠式电容器。
具体实施方式
[0027]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0028]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0029]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0030]请参照图4-6，本申请的第一方面提供了一种圆柱状电容器100，该电容器100包括：
[0031]底电极10；
[0032]介电层11，介电层11形成在底电极10上；
[0033]顶电极组件12，顶电极组件12形成在介电层11上，顶电极组件12包括自介电层11的一侧依次层叠形成的第一顶电极120、第二顶电极121以及第三顶电极122；
[0034]其中，第一顶电极120为金属层，第二顶电极121为掺杂碳、硼的硅锗层，第三顶电
极122为掺杂硼的硅锗层。
[0035]也就是说，底电极10、介电层11和顶电极组件12依次叠置在层间电介质层上。
[0036]值得一提的是，如图5-9所示，掺杂硼的硅锗层在被碳掺杂形成掺杂碳、硼的硅锗层时，掺杂硼的硅锗层的颗粒尺寸急剧减少,结晶结构从柱状结构(columnar)转变为随机结构(random),如图8所示，残余应力(residual stress)也从压应力(compressive stress)0.1-0.5GPa变为接近0。此外，在碳掺杂的过程中，掺杂活化的效率降低,进而电阻增加,此时在电容器100厚度为5002进行碳掺杂,可以减少残余应力,而在厚度为10002以上成为具有不进行碳掺杂的掺杂硼的硅锗层双重结构。透过双重结构可以最大限度地减少电阻增加，解决了电容器漏电的问题。
[0037]在本实施例中，底电极10、第一顶电极120的材质选自铜、铝、氮化钛、钛、铂、铱或钌中的任一种，具体地底电极10、第一顶电极120可以包含铜金属层，第一顶电极120具体可以为铜金属层。如果底电极10和第一顶电极120包含铜金属层，可以通过镶嵌工艺(damascene process)形成所述铜金属层。根据镶嵌工艺，通过光蚀刻工艺对绝缘层进行部分蚀刻以形成沟槽，将铜种子本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种电容器，其特征在于，包括：底电极；介电层，所述介电层形成在所述底电极上；顶电极组件，所述顶电极组件形成在所述介电层上，所述顶电极组件包括自所述介电层的一侧依次层叠形成的第一顶电极、第二顶电极以及第三顶电极；其中，所述第一顶电极为金属层，所述第二顶电极为掺杂碳、硼的硅锗层，所述第三顶电极为掺杂硼的硅锗层。2.根据权利要求1所述的电容器，其特征在于，所述金属层的材质选自铜、铝、氮化钛、钛、铂、铱或钌中的任一种。3.根据权利要求1所述的电容器，其特征在于，所述第三顶电极中锗的重量百分比大于40％，碳的重量百分比为2-7％。4.根据权利要求1所述的电容器，其特征在于，所述第二顶电极的厚度为2002-8002，所述第三顶电极的厚度大于10002。5.根据权利要求1所述的电容器，其特征在于，所述介电层具有分体式结构，所述介电层包括自所述底电极上依次层叠设置的氧化锆层、三氧化二铝层以及氧化锆层。6.根据权利要求1所述的电容器，其特征在于，所述介电层具有一体式结构，所述介电层的材质选自氧化锆、氧化铪和氧化钽中的任一种。7.根据权利要求1所述的电容器，其特征在于，所述底电极的材质选自铜、铝、氮化钛、钛、铂、铱或钌中的任一种。8.一种半导体器件，其特征在于，包括如利要求1至7中任一项所述的电容器。9.一种电子设备，其特征在于，包括如权利要求8所述的半导体器件。10.根据权利要求9所述的电子设备，其特征在于，所述电子设备包括智...
【专利技术属性】
技术研发人员：崔锺武，金成基，王桂磊，杨涛，李俊峰，王文武，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。