EEPROM及其驱动方法技术

本发明专利技术涉及一种ＥＥＰＲＯＭ（电可擦除且可编程只读存储器），具有第一ＭＯＳ晶体管（２、４、５ａ－５ｃ）以及第二ＭＯＳ晶体管（３、４、６ａ－６ｃ）。第一ＭＯＳ晶体管（２、４、５ａ－５ｃ）以及第二ＭＯＳ晶体管（３、４、６ａ－６ｃ）具有公共栅电极（４）且构成一个存储单元。通过利用第一ＭＯＳ晶体管（２、４、５ａ－５ｃ）进行编程操作和擦除操作。通过利用第二ＭＯＳ晶体管（３、４、６ａ－６ｃ）进行读取操作。

【技术实现步骤摘要】

本专利技术涉及EEPROM(电可擦除及可编程只读存储器)及其驱动方法。具体来说，本专利技术涉及嵌入在液晶驱动IC中的EEPROM及其驱动方法。
技术介绍
通常EEPROM已经被用作集成电路(IC)的外围部分。近年来，为了在装配时减小各部分的数量以及为了调整液晶驱动IC的特性，日益需要将EEPROM嵌入IC本身当中。根据预期目的的这个方面，嵌入在液晶驱动IC中的EEPROM的特征在于以下几点(1)比特数可以是几比特到数百比特；(2)少量的可重写次数就足够了；(3)必须在很长时期内保证数据保持的可靠性；以及(4)必须避免成本的增加。对比于上述背景，具有单层多晶结构的EEPROM可以被用作嵌入式EEPROM。尽管在面积方面存在不足，但是可以通过在现有CMOS工艺上增加少量工艺即可制造具有单层多晶结构的EEPROM，其在成本方面具有优势。例如，如图1所示，日本专利公开第JP-2596695号公开了具有单层多晶结构的常规EEPROM。图1所示的EEPROM(一个存储单元)具有Nch MOS晶体管和Pch MOS晶体管。Nch MOS晶体管和Pch MOS晶体管的多晶栅极18是共用的。Nch MOS晶体管由扩散层12a、12b和栅电极13构成。Pch MOS晶体管由扩散层15a、15b、16和栅电极17构成。N型阱14形成在P型半导体衬底20中。端点10、11和19用于将电压施加到扩散层。该两个MOS晶体管分别被用作数据读取晶体管和控制栅阱电容器。控制栅阱电容器的栅电容值被设计为小于数据读取晶体管的栅电容值。在图1中，形成Nch MOS晶体管作为数据读取晶体管，而形成Pcb MOS晶体管作为控制栅阱电容器。上述常规的EEPROM的操作情形如下。在数据编程时，通过FN隧道电流法或热载流子注入法在Nch MOS晶体管一侧中对数据进行编程。在擦除数据时，通过FN隧道电流法在Nch MOS晶体管一侧或在Pch MOS晶体管一侧中擦除数据。在Nch MOS晶体管一侧中进行数据读取。在读取数据时，将电压+Vr施加到Pch MOS晶体管，这样存储单元的栅极电压增加且由此感测了数据。
技术实现思路
已经认识到本专利技术具有以下特点。在根据常规技术的EEPROM中，使用了两个MOS晶体管。由于该结构，两个MOS晶体管中的一个用作晶体管(用于数据读取)，而另一个用作电容器(用做控制栅)。相对于数据读取时的单元特性来说，数据读取晶体管的特性是主要的。由此，从单元特性的观点来看，数据读取晶体管是很重要的。然而，根据该常规技术，该数据读取晶体管还被用于数据的编程和擦除。结果，热载流子注入和FN隧道电流向数据读取晶体管的栅氧化膜施加了危险应力，这对EEPROM单元数据保持的可靠性造成了不利的影响。如果为了抑制上述的不利影响而在控制栅阱电容器的一侧中进行数据擦除，则该应力被强加在其栅氧化膜上。考虑到EEPROM单元的特性的重要性，上述方法是有效的。然而，根据该常规技术，在数据读取时，都将电压+Vr施加到控制栅阱电容器。在这种情况下，每当读取数据时都将电场施加到栅氧化膜，这也对EEPROM单元数据保持的可靠性造成了不利的影响。根据本专利技术，在不利用数据读取晶体管的情况下进行数据编程操作和数据擦除操作。结果，改善了EEPROM单元的数据保持的可靠性。进一步，在数据读取操作过程中没有将电场施加到控制栅阱电容器的栅氧化膜。结果，改善了EEPROM单元的数据保持的可靠性。如上所述，根据本专利技术，在用作电容器的晶体管一侧中进行数据编程和数据擦除，而其中根本不使用数据读取晶体管。结果，所述应力没有施加在数据读取晶体管的栅氧化膜上。因此，根据本专利技术可以改善EEPROM的数据保持的可靠性。附图说明根据结合附图的说明，将使得本专利技术的上述及其他目的、优点和特征更加明显，其中图1示出了根据常规技术的EEPROM单元结构的示意图；图2示出了根据本专利技术实施例的EEPROM结构的平面图；图3示出了根据本专利技术实施例的EEPROM的Nch MOS晶体管部分的结构的截面视图；图4示出了根据本专利技术实施例的EEPROM的Pch MOS晶体管部分的结构的截面视图；图5示出了根据本专利技术实施例的在EEPROM中的数据擦除操作时电压施加状态的视图；图6示出了根据本专利技术实施例的在EEPROM中的数据编程操作时电压施加状态的视图；以及，图7示出了根据本专利技术实施例的EEPROM中的数据读取操作时电压施加状态的视图。具体实施例方式在此，将要参考说明性的实施例描述本专利技术。本领域技术人员将认识到，利用本专利技术的教导可以完成多种可选实施例，并且本专利技术并不局限于为了说明目的而示例出的这些实施例。图2示出了根据本专利技术实施例的EEPROM结构的平面图。在图2中，示出了一个存储单元(一个EEPROM单元)。图3示出了沿着图2中线1A-1A′的横截面视图，并示出了数据读取晶体管的结构。图4示出了沿着图2中的线1B-1B′的横截面视图，并示出了控制栅阱电容器的结构。在P型半导体衬底7中形成了N型阱1。该N型阱1用于使设备与P型半导体衬底7的电位相隔离。在该N型阱1上形成了N型阱2和P型阱3。根据本实施例的EEPROM单元具有作为控制栅阱电容器的第一MOS晶体管和作为数据读取晶体管的第二MOS晶体管。作为控制栅阱电容器的该第一MOS晶体管(Pch MOS晶体管)形成在N型阱2上，并具有栅电极4和扩散层5a到5c。该扩散层5a到5c包括用作漏极的P+扩散层5a、用作源极的P+扩散层5b、以及用作背栅(backgate)的N+扩散层5c。作为数据读取晶体管的第二MOS晶体管(NchMOS晶体管)形成在P型阱3上，并具有栅电极4和扩散层6a到6c。该扩散层6a到6c包括用作漏极的N+扩散层6a、用作源极的N+扩散层6b、以及用作背栅的P+扩散层6c。栅电极4由多晶硅构成并与第一MOS晶体管和第二MOS晶体管共用。即，第一MOS晶体管和第二MOS晶体管具有公共栅电极(栅极多晶硅)4。该栅电极4作为EEPROM单元的浮置栅。作为栅极绝缘膜(未示出)的栅氧化膜形成在栅电极4和P型半导体衬底7之间。接下来，以下将描述根据本实施例的EEPROM的操作。(数据擦除操作)图5示意性地示出了在数据擦除操作时施加电压的状态。0[V]电压被施加到数据读取晶体管的所有扩散层6a到6c上。+VE[V]的电压被施加到控制栅阱电容器的所有扩散层5a到5c上。由于施加了上述电压，FN隧道电流流过控制栅阱电容器的栅氧化膜。结果，通过控制栅阱电容器的栅氧化膜，电子从浮置栅(栅极多晶硅4)被引出。应当注意到的是，在该数据擦除操作过程中，仅仅使用了控制栅阱电容器，而根本没有使用数据读取晶体管。(数据编程操作)图6示意性地示出了在数据编程操作时施加电压的状态。0[V]电压被施加到数据读取晶体管的所有扩散层6a到6c上。0[V]电压被施加到扩散层5a、以及+VW[V]电压被施加到控制栅阱电容器的扩散层5b和5c。由于施加了上述电压，作为控制栅阱电容器的Pch MOS晶体管导通，并由此电流在扩散层5a和扩散层5b之间流动。结果，产生了沟道热电子，并且通过控制栅阱电容器的栅氧化膜注入到浮置栅(栅极多晶硅4)中。应当注意到的是，在该数据编程操作过程中，仅仅使用了控制栅阱电容本文档来自技高网...

【技术保护点】
一种ＥＥＰＲＯＭ，包括：第一ＭＯＳ晶体管；和第二ＭＯＳ晶体管，其中所述第一ＭＯＳ晶体管和所述第二ＭＯＳ晶体管具有公共栅电极并且构成一个存储单元，其中通过利用所述第一ＭＯＳ晶体管执行编程操作和擦除操作，以及通过 利用所述第二ＭＯＳ晶体管执行读取操作。

【技术特征摘要】
JP 2005-9-22 2005-2753561.一种EEPROM，包括第一MOS晶体管；和第二MOS晶体管，其中所述第一MOS晶体管和所述第二MOS晶体管具有公共栅电极并且构成一个存储单元，其中通过利用所述第一MOS晶体管执行编程操作和擦除操作，以及通过利用所述第二MOS晶体管执行读取操作。2.根据权利要求1的EEPROM，其中在所述读取操作中，将大约0V电压施加给所述第一MOS晶体管的各扩散层。3.根据权利要求1的EEPROM，其中通过向所述第二MOS晶体管的扩散层施加预定的电位来执行所述读取操作，以及通过将电荷经由所述第一MOS晶体管的栅极绝缘膜注入到...

【专利技术属性】
技术研发人员：田中浩治，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]