具有双层或多层盖层的互连及其制造方法技术

本发明专利技术公开了一种具有双重或多重盖层的互联及其制造方法。互连包括其间形成有沟槽的层间电介质层，沟槽内形成的金属层，金属层上的金属化合物层，层间电介质层上的第一阻挡层，和金属化合物层与第一阻挡层上的第二阻挡层。

【技术实现步骤摘要】

本专利技术的示例性实施例涉及一种用于半导体器件中的互连及其制造方法。例如，本专利技术的示例性实施例涉及一种形成在层间电介质层中并以阻挡层涂覆的单层、双层或多层镶嵌互连，及其制造方法。
技术介绍
为了增加半导体器件的速度，可以减小栅氧化物层的厚度和栅极的长度。但是，导线的电阻和层间电介质的电容会造成RC延迟，这可降低器件的速度。通过应用具有低电阻的导线和/或具有低介电常数的层间电介质来努力减小RC延迟。铝(Al)曾经是一种通用的导线材料，但是近来由于铜(Cu)具有改进的物理特性，因此已经用来替代铝用作导线。例如，由于铜具有为铝的一半的较低电阻率，所以铜导线允许更高的信号传递速度。此外，铜的对电迁移更高的阻力可以改进器件的性能。但是，难以将铜蚀刻为所需的图案。为了解决这一问题，可以使用镶嵌工艺，其中首先通过光刻在电介质层中限定其中用于互连图案的沟槽，形成金属层以填充这些沟槽，并通过CMP(化学机械研磨)移去多余的金属层。例如，人们已经注意到双镶嵌工艺，其中通过单次沉积方法，使用铜填充在电介质层内形成的通孔和沟槽，然后进行平坦化，。为了更好理解本专利技术的背景，下面给出传统镶嵌工艺的描述参考图1，通过常规镶嵌金属化工艺来描绘互连金属导线。如该剖面图所示，由阻挡金属层(未示出)围绕金属层103，填充在衬底100上的层间电介质层101内形成的沟槽中。在层间电介质层101和金属层103上形成盖层105。盖层105可以在镶嵌工艺中在对铜进行CMP之后在金属层103上沉积，可以防止铜的扩散并对在金属层103上形成的层间电介质层给予更高的蚀刻选择比。近来对于用于作为层间电介质层的低电介质材料(例如具有2-4的介电常数)的需求使人们注意到了碳化硅，此外还有氮化硅。由于碳化硅对于较低的电介质膜具有更高的蚀刻选择性且介电常数为4-5，这比氮化硅的更低，因此其可在CMP步骤之后用于盖层。当碳化硅用作盖层时，相比使用氮化硅，会在CMP表面的界面处获得较差的泄漏阻尼(leakagedamping)特性。此外，应力将集中在形成通孔的区域，产生应力梯度，且穿过金属层的晶界可形成应力导致的空位或空隙，导致电缺陷。通常，由于低电介质(低-K)材料具有较低的孔隙度和机械硬度但具有较大的热膨胀系数，因此它们受到这些问题损害。
技术实现思路
依照本专利技术的示例性实施例，提供了一种半导体器件的互连，其包括具有形成在其中的沟槽的层间电介质层，在沟槽内形成的金属层，在金属层顶部布置的金属化合物，在层间电介质层的顶部布置的第一阻挡层，和在金属化合物层和第一阻挡层的顶部布置的第二阻挡层。依照本专利技术的另一实施例，提供一种形成半导体器件的互连的方法，该方法包括在衬底上形成层间电介质层，在层间电介质层中形成沟槽，形成金属层以填充沟槽，在金属层和层间电介质层上形成第一阻挡层，热处理包括第一阻挡层的所得到的衬底以在金属层的顶部形成金属化合物层，并在热处理过的包括第一阻挡层的衬底上形成第二阻挡层。附图说明下面结合附图进行详细说明，将更清晰地理解本专利技术的示例性实施例的上述和其它目的、特征和优点，其中图1是示出常规互连的剖面示意图；图2是示出依照本专利技术的示例性实施例的剖面示意图；和图3-9是示出用于形成依照本专利技术的示例性实施例的互连的方法的剖面示意图。具体实施例方式参考附图，将更全面地描述本专利技术的各种示例性实施例，其中示出了本专利技术的某些示例性实施例。附图中，为了清楚起见夸大了层和区域的厚度。这里公开了本专利技术的详细的说明性实施例。但是，这里公开的具体结构和功能细节仅仅代表用于描述本专利技术的示例性实施例的目的。但是，本专利技术可以多种替代的形式实施，不应该解释为限于这里所述实施例。因此，由于专利技术的示例性实施例能够进行各种修改和可选的形式，在附图中通过示例的方式示出其实施例，并将在本文详细描述。但是应当理解，并没有打算将本专利技术的示例性实施例限制为所公开的具体形式，但是相反，专利技术的示例性实施例将覆盖所有落入专利技术范围内的修改、等同物和可选方式。整个附图说明中相同的标号代表相同的部件。应当理解，尽管这里使用第一、第二等术语来描述各种部件，这些部件不限于这些术语。这些术语仅仅用来区别部件。例如，在不脱离本专利技术的示例性实施例的范围内，第一部件可以被称为第二部件，类似，第二部件可以被称为第一部件。这里，使用的术语“和/或”包括一个或多个相关的系列项的任一个或其结合。应当理解，当提及部件被“连接”或“耦接”到另一部件时，其可以是直接连接或耦接到另一部件，或可存在插入其间的部件。相反，当提及部件被“直接连接”或“直接耦接”到另一部件，其间不存在插入其间部件。用来描述部件之间的关系的其它用词将以类似的方式解释(例如，“之间”相对于“直接之间”、“相邻”相对于“直接相邻”等)。这里使用的术语仅仅为了描述具体实施例的目的，并不是限定专利技术的示例性实施例。这里，除非说明书清楚地指出，所使用的单数“一”、“一个”、“该”可包括复数形式。更应当理解，当使用术语“构成”、“包含”、“包括”和/或“具有”时，表示一定的特征、整数、步骤、操作、部件和/或元件的存在，但不排除其它的一个或多个特征、整数、步骤、操作、部件、元件和/或它们的组合的存在。还应当注意，某些可选的实施方式中，提及的功能/作用可在附图中指出的顺序以外发生。例如，连续示出的两个附图实际上基本上可同时实施或有时可以相反的顺序实施，取决于所包括的功能/作用。而且，例如词语“化合物”可以用来表示单数和复数。这些词语用来指出一种或多种化合物，但也可以仅表示一种化合物。现在，为了更具体地描述本专利技术的示例性实施例，将参考附图来详细描述本专利技术的各种实施例。但是，本专利技术不限于示例性实施例，可用多种形式实施。图中，如果在另一层或衬底上形成层，其意味着层直接形成在另一层或衬底上，或第三层插于其间。下面的说明中，相同的参考符号代表相同的部件。尽管为了说明性的目的公开了本专利技术的示例性实施例，但是本领域的技术人员应当理解，在不脱离依照权利要求所公开的专利技术的范围和精神，可以有各种修改、附加和替换。下面，将参考附图详细地描述本专利技术的示例性实施例。通过参考附图所详细描述的实施例，本专利技术的示例性实施例的各方面和特征以及用于是实现这些方面和特征的方法将变得更加清楚。但是，本专利技术的示例性实施例不限于以下公开的示例性实施例，而可以以不同形式实施。说明书中定义的事物，例如详细的结构和部件，是提供来帮助本领域技术人员全面地理解本专利技术的示例性实施例，本专利技术的示例性实施例仅仅限定在权利要求的范围内。在本专利技术的示例性实施例的整个说明中，相同的附图参考符号用于各图中的相同部件。为了方便的目的，以铜互连为例进行下述说明，应当理解，可以使用所有的低电阻导体，例如，铝(Al)、金(Au)及其合金。图2是示出依照本专利技术的示例性实施例的半导体器件的互连的剖面图。参考图2，其中具有沟槽的层间电介质层201形成在衬底200上，并在层间电介质层201的沟槽中形成金属层207。可选地，在衬底200和层间电介质层201之间可以插入由多晶硅、钨(W)、铝(Al)或铜(Cu)制成的导体层或绝缘层。层间电介质层201可包括多层绝缘层。该多层绝缘层可以是具有布线图案的氧化物。为了降低RC延迟，绝缘层可以具有低的介电常数。例如，绝本文档来自技高网...

【技术保护点】
一种半导体器件的互连，包括：其中形成有沟槽的层间电介质层；在所述沟槽内形成的金属层；在所述金属层上形成的金属化合物层；在所述层间电介质层上形成的第一阻挡层；和在所述金属化合物层和所述第一阻挡层上形成的 第二阻挡层。

【技术特征摘要】
KR 2005-7-20 66007/051.一种半导体器件的互连，包括其中形成有沟槽的层间电介质层；在所述沟槽内形成的金属层；在所述金属层上形成的金属化合物层；在所述层间电介质层上形成的第一阻挡层；和在所述金属化合物层和所述第一阻挡层上形成的第二阻挡层。2.如权利要求1的互连，其中所述金属层包括铜或其合金。3.如权利要求1的互连，其中所述金属化合物层包括铜和硅。4.如权利要求3的互连，其中所述金属化合物层还包括氮。5.如权利要求1的互连，其中所述第一阻挡层厚度大约为100。6.如权利要求1的互连，其中所述第一阻挡层由选自由氮化硅、碳化硅和碳氮化硅构成的组中的至少一种材料构成。7.如权利要求1的互连，其中所述第二阻挡层具有大约100到大约1000的厚度范围。8.一种形成半导体器件的互连的方法，包括在衬底上形成层间电介质层；在所述层间电介质层中形成沟槽；以金属层填充所述沟槽；在所述金属层和层间电介质...

【专利技术属性】
技术研发人员：吴晙焕，孟东祚，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]