一种大面积自支撑宽禁带半导体材料的制作方法技术

本发明专利技术公开了一种基于双缓冲柔性衬底的大面积、自支撑宽禁带半导体材料制作方法。主要解决现有技术制作的宽禁带半导体材料存在高缺陷密度、大量裂纹、外延材料厚度过小，无法剥离等技术问题。其技术方案是：首先在硅片上制作ＳＯＩ结构；接着在ＳＯＩ结构的ＳＯＬ上利用光刻、外延工艺制作岛状缓冲层，形成双缓冲柔性衬底；接着在该双缓冲柔性衬底上外延生长半导体材料；最后将所生长半导体材料下面的双缓冲柔性衬底或ＳＯＩ结构层剥离掉，最终形成所需的大面积、自支撑宽禁带半导体材料。本发明专利技术具有能够释放外延材料与硅片材料之间因晶格失配、热失配产生高应力的优点，可用于进行碳化硅ＳｉＣ、氮化镓ＧａＮ等材料的制作。

【技术实现步骤摘要】

本专利技术属于微电子
，涉及半导体材料、器件制作技术，具体的说是一种大面积、自支撑的宽禁带半导体材料制作方法，可用于进行炭化硅SiC、氮化镓GaN等薄膜材料的制作。
技术介绍
近年来以SiC、GaN为代表的第三代宽禁带半导体材料由于具有大禁带宽度、高临界场强、高热导率、高载流子饱和速率、异质结界面二维电子气浓度高等优良特性，使其受到了人们广泛的关注。在理论上，利用这些材料制作的高电子迁移率晶体管HEMT、异质结双极晶体管HBT、发光二极管LED、激光二极管LD等器件将具有现有器件无法比拟的优异性能，因此近年来国内外对其进行了广泛而深入的研究并相继取得了令人瞩目的成果。然而，目前第三代宽禁带半导体材和相关器件面临的一个重大障碍就是没有天然的单晶材料，难以人工制备获得高质量、大尺寸的单晶材料。与此同时，随着以第三代宽禁带半导体材料为基础的大功率器件以及微波功率器件的集成度、功率密度越来越高，其散热问题也越来越严重，对衬底的尺寸、散热能力、绝缘性能的要求越来越苛刻。以GaN材料为例。80年代末Nakamura等人提出了利用二步法在蓝宝石衬底上外延生长GaN材料的方案，参见Nakamura S.GaN Growth UsingGaN Buffer Lager.Jpn.J Appl Phys.30(10)，L 1705～L 1707，1991。该方案是在蓝宝石衬底上首先生长一层GaN缓冲层，以降低由蓝宝石与GaN晶格失配所引起的高缺陷密度，然后在缓冲层上再生长GaN材料。该方案虽然能够获得比采用单步工艺质量更好的GaN材料，但是由于GaN材料(0001)生长面与蓝宝石衬底(0001)晶面的晶格失配高达约13.8％，所以即使采用了此方案生长的GaN材料的缺陷密仍高达108-1010/cm2以上。1993年Detchprohm和Amano等人进一步提出了在ZnO衬底上生长GaN材料的方案，参见Detchprohm T，Amano H，Hiramatsu K，et al.J Cryst Growth.128，384，1993。该方案是在蓝宝石衬底上首先外延一层ZnO材料用作GaN材料外延生长的衬底；然后利用ZnO材料的晶格结构和晶格常数与GaN材料相近的特性在ZnO材料的表面外延一层GaN材料。虽然ZnO材料与GaN材料具有相近的晶体结构和晶格常数，但是由于ZnO材料与蓝宝石材料之间较大的晶格失配导致通过外延生长的ZnO材料自身就具有较高的缺陷密度，因此在ZnO衬底上生长出的GaN材料的缺陷密度仍然很高。1999年Hersee等人提出了使用纳米异质外延的方案，参见Zubia D，Hersee S D.J Appl Phys Lett.49，140，1996。该方案首先在Si衬底上制作Si纳米柱状阵列，然后在其上直接外延GaN材料。Si纳米柱由于纳米尺寸效应能够在一定程度上释放GaN与衬底间晶格失配产生的应力，但是因为Si衬底的范性较差导致GaN材料的厚底仍然不能较大。以SiC材料为例，由于SiC材料在常压下难以形成熔体，温度达到2400度时会直接升华，因而很难使用传统的熔融法进行制备。1983年Nishino等人提出了在Si衬底上生长3C-SiC的方案，参见Nishino S，Powell J A，Will H A.Appl Phys Lett.42，460，1983。采用该方案在Si上通过CVD技术在高温下生长出了质量较好的立方相3C结构的SiC薄膜。但是，由于SiC与Si衬底的晶格失配高达20％、热失配亦达到8％，导致SiC薄膜内的残余应力较大，很难生长大厚度的SiC材料。由此可见，要解决高质量宽禁带半导体材料的生长问题就只有寻找新的技术途径。专利技术的内容本专利技术的目的在于克服上述现有技术的不足，提供一种制作高质量、大尺寸、自支撑宽禁带半导体材料的方法。以解决目前第三代宽禁带半导体材料异质外延生长技术由于没有合适衬底造成的晶格失配与热失配导致的高应力问题，以用于各种宽禁带半导体材料的生长。实现本专利技术目的的技术方案是在硅片上制作绝缘层上的硅结构，即SOI结构，再在该SOI上制作岛状阵列缓冲层，最终在岛状缓冲层之上外延生长所需的大面积、自支撑宽禁带半导体材料。其具体制作过程如下(1)根据自支撑外延层的应用选择硅片的晶向和尺寸；(2)利用常规的注氧隔离SIMOX、硅片键合BESOI、智能剥离UNIBOND在所选的硅片上制作掩埋氧化层BOX、表层硅SOL，形成SOI结构；(3)在SOI结构的表层硅SOL上利用光刻、外延工艺制作岛状缓冲层，形成双缓冲柔性衬底；(4)在所述双缓冲柔性衬底上利用常规的外延工艺生长半导体材料；(5)利用常规的剥离工艺将所述半导体材料下面的双缓冲柔性衬底或SOI结构层剥离掉，形成大面积、自支撑的宽禁带半导体材料。上述半导体材料的制作方法中，其中所述的利用光刻工艺制作岛状缓冲层的过程如下第一步，根据设计的单个岛尺寸和间距制作掩模板；第二步，将制作的掩模板置于涂有光刻胶的SOL上进行光刻、显影；第三步，先使用腐蚀液对SOL进行刻蚀，以保证每个岛的高度，再使用有机溶剂去除光刻胶并清洗表面，在SOL上形成岛状缓冲层。上述半导体材料的制作方法中，其中所述的利用外延工艺制作岛状缓冲层的过程是选择与所要生长的宽禁带半导体材料相近的材料作为制作SOL上岛状缓冲层的外延材料，通过控制外延时的温度、压力使得外延处于岛状生长模式，调整生长时间控制单个岛的尺寸与间距，在SOL上形成岛状缓冲层。本专利技术由于采用了基于SOI结构与岛状缓冲层组成的双缓冲柔性衬底结构，能够释放外延材料与硅片材料之间因晶格失配、热失配产生的高应力，克服了基于硅衬底外延技术存在的高缺陷密度、大量裂纹、外延材料厚度过小无法剥离等技术难题，可制作高质量的自支撑宽禁带半导体材料。同时由于本专利技术制作的宽禁带半导体材料尺寸主要取决于所用硅片的尺寸，因此可实现大尺寸外延材料的制作。目前，硅片的尺寸已达8～12英寸，远大于现有宽禁带半导体材料常用衬底的2～4英寸。基于本专利技术制作的宽禁带半导体材料能够构造各种高性能的半导体器件，这些器件对于大功率的微波功率器件而言，其散热能力优于传统的蓝宝石及硅衬底的器件，且器件的栅长大于常用的SiC衬底的器件。对于光电器件而言，由于能够在一片外延材料上集成更多的器件，因而极大地提高了器件的产量，降低了单个器件的成本。附图说明图1是本专利技术的制作过程2是本专利技术基于双缓冲层柔性衬底的六方相6H结构SiC材料制作过程图，该双缓冲层柔性衬底是由(100)晶面SOI与Si岛状缓冲层构成。图3是本专利技术基于双缓冲层柔性衬底的立方相3C结构GaN材料制作过程图，该双缓冲层柔性衬底是由(111)晶面SOI与AlN岛状缓冲层构成。具体实施例方式以下参照附图详细说明本专利技术的过程与实施例。参照图1，本专利技术的制作过程如下第一步，根据自支撑外延层的应用选择一定尺寸的硅片。该硅片晶面的选择根据外延材料的晶向选择不同晶面的硅片，例如，形态为六方相的6H结构SiC可选择(100)晶面的硅片；而立方相为3C结构的SiC可选择(111)晶面的硅片。该硅片尺寸的选择根据外延材料的外延技术和用途选择硅片的尺寸。例如，对于GaN使用的金属有机物化学气相淀积本文档来自技高网...

【技术保护点】
一种大面积自支撑宽禁带半导体材料的制作方法，按如下过程进行：第一步，根据自支撑外延层的应用选择硅片的晶向和尺寸；第二步，利用常规的注氧隔离ＳＩＭＯＸ、硅片键合ＢＥＳＯＩ、智能剥离ＵＮＩＢＯＮＤ在所选的硅片上制作掩埋氧化层ＢＯ Ｘ、表层硅ＳＯＬ，形成ＳＯＩ结构；第三步，在ＳＯＩ结构的表层硅ＳＯＬ上利用光刻、外延工艺制作岛状缓冲层，形成双缓冲柔性衬底；第四步，在所述双缓冲柔性衬底上利用常规的外延工艺生长半导体材料；第五步，利用常规的剥离工艺将 所述半导体材料下面的双缓冲柔性衬底或ＳＯＩ结构层剥离掉，形成大面积、自支撑的宽禁带半导体材料。

【技术特征摘要】
1.一种大面积自支撑宽禁带半导体材料的制作方法，按如下过程进行第一步，根据自支撑外延层的应用选择硅片的晶向和尺寸；第二步，利用常规的注氧隔离SIMOX、硅片键合BESOI、智能剥离UNIBOND在所选的硅片上制作掩埋氧化层BOX、表层硅SOL，形成SOI结构；第三步，在SOI结构的表层硅SOL上利用光刻、外延工艺制作岛状缓冲层，形成双缓冲柔性衬底；第四步，在所述双缓冲柔性衬底上利用常规的外延工艺生长半导体材料；第五步，利用常规的剥离工艺将所述半导体材料下面的双缓冲柔性衬底或SOI结构层剥离掉，形成大面积、自支撑的宽禁带半导体材料。2.根据权利要求1所述的半导体...

【专利技术属性】
技术研发人员：郝跃，张进城，陈军峰，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：87[中国|西安]