存储单元、像素结构以及存储单元的制造方法技术

一种存储单元，此存储单元适于设置于基板上，且此存储单元包括岛状多晶硅层、第一介电层、浮获层、第二介电层以及控制栅极。其中，岛状多晶硅层设置于基板上，且岛状多晶硅包括源极掺杂区、漏极掺杂区以及位于源极掺杂区与漏极掺杂区之间的通道区，且该通道区的表面上具有多个规律排列的尖端。第一介电层设置于岛状多晶硅层上，浮获层设置于第一介电层上，而第二介电层设置于浮获层上，且控制栅极设置于第二介电层上。上述存储单元可整合在低温多晶硅液晶显示面板或有机发光二极管显示面板的制造中。

【技术实现步骤摘要】

本专利技术涉及一种存储单元(memory cell)及其制造方法，且特别涉及一种能够在玻璃基板上制造的金属-氧化物-氮化物-氧化物-多晶硅型态(Metal-Oxide-Nitride-Oxide-Poly Silicon，MONOS)的存储单元(memory cell)。
技术介绍
由于液晶显示器与有机发光二极管显示器具有轻、薄、短、小的优点，因此在过去二十年中，逐渐成为携带用终端系统的显示工具，尤其是扭转向列型液晶显示器(TN-LCD)、超扭转向列型液晶显示器(STN-LCD)与薄膜晶体管液晶显示器(TFT-LCD)，已成为人们不可或缺的日常用品。在一般常见的薄膜晶体管液晶显示器中，其像素主要是由一个薄膜晶体管、储存电容以及像素电极所构成。写入于各像素中的图像数据会储存于储存电容中，且每个帧周期(frame)都会被更新一次，因此这种架构的薄膜晶体管液晶显示器的功率消耗很高。目前许多便携式电子产品中，其液晶显示器在大部分的时间是用来显示静态图像(static image)，因此像素中所储存的图像数据没有必要一直更新。在此情况下，若将存储器(memory)，如静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)埋设于各个像素中，将可大幅地降低液晶显示器的功率消耗。图1为公知像素结构的电路图。请参照图1，公知的用以显示静态画面的像素结构100包括薄膜晶体管110、液晶电容120、存储器控制电路130以及静态随机存取存储器140。其中，薄膜晶体管110的栅极G与扫描线SL电连接，而薄膜晶体管110的源极S与数据线DL电连接，且薄膜晶体管110的漏极D与液晶电容120电连接。此外，薄膜晶体管110的漏极D可通过存储器控制电路130与静态随机存取存储器140电连接，以使得从数据线DL输入至液晶电容120的图像信号能够通过存储器控制电路130而储存于静态随机存取存储器140中。在显示静态图像的情况下，由于静态随机存取存储器140可维持液晶电容120的电压差，而不需持续作数据更新的工作，因此功率消耗可大幅降低。然而，一般的静态随机存取存储器140是由四个薄膜晶体管T1所构成，而存储器控制电路130是由两个薄膜晶体管T2所构成，这些薄膜晶体管T1、T2将使得像素结构100中的电路布局变得十分拥挤，且这些薄膜晶体管T1、T2对于像素结构100的开口率(aperture ratio)会有严重的影响，因此像素结构100通常只能应用在反射式液晶显示面板(reflective LCD panel)中，而无法应用在穿透式液晶显示面板(transmissive LCD panel)。
技术实现思路
有鉴于此，本专利技术的目的是提供一种能够整合于低温多晶硅薄膜晶体管(LTPS-TFT)中的存储单元。本专利技术的另一目的是提供一种功率消耗很低的像素结构。本专利技术的再一目的是提供一种能够与低温多晶硅薄膜晶体管工艺(LTPS-TFT manufacturing process)整合的存储单元的制造方法。为达上述或其他目的，本专利技术提出一种存储单元，此存储单元适于设置于基板上，且此存储单元包括岛状多晶硅层(poly-island)、第一介电层、浮获层、第二介电层以及控制栅极。其中，岛状多晶硅层设置于基板上，且岛状多晶硅层包括源极掺杂区、漏极掺杂区以及位于源极掺杂区与漏极掺杂区之间的通道区，且通道区的表面上具有多个规律排列的尖端。第一介电层设置于岛状多晶硅层上，浮获层设置于第一介电层上，而第二介电层设置于浮获层上，且控制栅极设置于第二介电层上。为达上述或其他目的，本专利技术提出一种像素结构，此像素结构适于与扫描线以及数据线电连接，且此像素结构包括主动元件、像素电极、控制电路以及一个或多个上述存储单元(如单一存储单元或是存储单元阵列)。其中，像素电极通过主动元件与扫描线以及数据线电连接，而存储单元电连接于控制电路与像素电极之间。承上所述，主动元件例如为薄膜晶体管。另外，控制电路例如是由一个或是多个薄膜晶体管所构成。在本专利技术一实施例中，第一介电层的材质可为二氧化硅，浮获层的材质可为氮化硅，而第二介电层的材质可为二氧化硅。在本专利技术一实施例中，控制栅极可位于通道区的上方。而在本专利技术另一实施例中，控制栅极可位于通道区、源极掺杂区的部分区域以及漏极掺杂区的部分区域的上方。在本专利技术一实施例中，岛状多晶硅层可进一步包括位于通道区与漏极掺杂区之间的电荷诱发掺杂区(charge induced doped region)，且此电荷诱发掺杂区位于控制栅极下方。此外，电荷诱发掺杂区的宽度例如小于或等于通道区的宽度，而源极掺杂区与漏极掺杂区为N型掺杂区，且电荷诱发掺杂区例如为P型掺杂区。在本专利技术一实施例中，存储单元可进一步包括设置于基板与岛状多晶硅层之间的缓冲层。在本专利技术一实施例中，存储单元可进一步包括源极接触金属以及漏极接触金属，其中源极接触金属与源极掺杂区电连接，且漏极接触金属与漏极掺杂区电连接。在本专利技术一实施例中，上述尖端可平行于控制栅极的延伸方向而排列成一列。在本专利技术一实施例中，上述尖端包括多个平行于控制栅极的延伸方向而排列成一列的第一尖端以及多个平行于控制栅极的延伸方向而排列成一列的第二尖端，其中第一尖端较邻近于源极掺杂区，而第二尖端较邻近于漏极掺杂区。为达上述或其他目的，本专利技术提出一种存储单元的制造方法，其包括下列步骤。首先，在基板上形成岛状多晶硅层，其中岛状多晶硅层包括源极掺杂区、漏极掺杂区以及位于源极掺杂区与漏极掺杂区之间的通道区，且通道区的表面上具有多个规律排列的尖端。接着，在岛状多晶硅层上依次形成第一介电层、浮获层以及第二介电层。之后，在第二介电层上形成控制栅极。在本专利技术一实施例中，岛状多晶硅层的形成方法包括下列步骤。首先，在基板上形成非晶硅层，接着通过连续侧向结晶低温多晶硅技术(sequential laterally solidified low temperature poly-silicontechnology，SLS LTPS technology)使非晶硅层再结晶(re-crystallize)成具有多个规律排列的尖端的多晶硅层。之后，图案化多晶硅层，并对多晶硅层进行掺杂，以形成源极掺杂区、漏极掺杂区以及通道区。承上所述，源极掺杂区与漏极掺杂区的形成方法例如是对多晶硅层进行N型掺杂。在本专利技术一实施例中，我们可进一步在该通道区与漏极掺杂区之间形成电荷诱发掺杂区，其中电荷诱发掺杂区位于控制栅极下方。在本专利技术一实施例中，电荷诱发掺杂区的形成方法例如是对多晶硅层进行P型掺杂。在本专利技术一实施例中，我们可进一步在基板与岛状多晶硅层之间形成缓冲层。在本专利技术一实施例中，我们亦可进一步形成源极接触金属以及漏极接触金属，其中源极接触金属与源极掺杂区电连接，且漏极接触金属与漏极掺杂区电连接。为让本专利技术之上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。附图说明图1为公知像素结构的电路图。图2为本专利技术之像素结构的电路图。图3A与图3B为本专利技术第一实施例中存储单元的示意图。图4A至图4E为图3A中的存储单元的制造流程示意图。图5A与图5B为本专利技术第二实施例中存储单元的示意图。图6A至图6E为图5A中的存储单元的制造流程示本文档来自技高网...

【技术保护点】
一种存储单元，适于设置于基板上，其特征是该存储单元包括：岛状多晶硅层，设置于该基板上，其中该岛状多晶硅层包括源极掺杂区、漏极掺杂区以及位于该源极掺杂区与该漏极掺杂区之间的通道区，且该通道区的表面上具有多个规律排列的尖端；第一 介电层，设置于该岛状多晶硅层上；浮获层，设置于该第一介电层上；第二介电层，设置于该浮获层上；以及控制栅极，设置于该第二介电层上。

【技术特征摘要】
1.一种存储单元，适于设置于基板上，其特征是该存储单元包括岛状多晶硅层，设置于该基板上，其中该岛状多晶硅层包括源极掺杂区、漏极掺杂区以及位于该源极掺杂区与该漏极掺杂区之间的通道区，且该通道区的表面上具有多个规律排列的尖端；第一介电层，设置于该岛状多晶硅层上；浮获层，设置于该第一介电层上；第二介电层，设置于该浮获层上；以及控制栅极，设置于该第二介电层上。2.根据权利要求1所述的存储单元，其特征是该第一介电层的材质为二氧化硅，该浮获层的材质为氮化硅，而该第二介电层的材质为二氧化硅。3.根据权利要求1所述的存储单元，其特征是该控制栅极位于该通道区的上方。4.根据权利要求1所述的存储单元，其特征是该控制栅极位于该通道区、该源极掺杂区的部分区域以及该漏极掺杂区的部分区域的上方。5.根据权利要求1所述的存储单元，其特征是该岛状多晶硅层还包括位于该通道区与该漏极掺杂区之间的电荷诱发掺杂区，且该电荷诱发掺杂区位于该控制栅极下方。6.根据权利要求5所述的存储单元，其特征是该电荷诱发掺杂区的宽度小于或等于该通道区的宽度。7.根据权利要求5所述的存储单元，其特征是该源极掺杂区与该漏极掺杂区为N型掺杂区，而该电荷诱发掺杂区为P型掺杂区。8.根据权利要求1所述的存储单元，其特征是还包括缓冲层，设置于该基板与该岛状多晶硅层之间。9.根据权利要求1所述的存储单元，其特征是还包括源极接触金属，与该源极掺杂区电连接；以及漏极接触金属，与该漏极掺杂区电连接。10.根据权利要求1所述的存储单元，其特征是上述这些尖端平行于该控制栅极的延伸方向而排列成一列。11.根据权利要求1所述的存储单元，其特征是上述这些尖端包括多个第一尖端，平行于该控制栅极的延伸方向而排列成一列；以及多个第二尖端，平行于该控制栅极的延伸方向而排列成一列，其中上述这些第一尖端较邻近于该源极掺杂区，而上述这些第二尖端较邻近于该漏极掺杂区。12.一种像素结构，适于与扫描线以及数据线电连接，其特征是该像素结构包括主动元件；像素电极，通过该主动元件于该扫描线以及该数据线电连接；控制电路；存储单元，电连接于该控制电路与该像素电极之间，其中该存储单元包括岛状多晶硅层，设置于该基板上，其中该岛状多晶硅包括源极掺杂区、漏极掺杂区以及位于该源极掺杂区与该漏极掺杂区之间的通道区，且该通道区的表面上具有多个规律排列的尖端；第一介电层，设置于该岛状多晶硅层上；浮获层，设置于该第一介电层上；第二介电层，设置于该浮获层上；以及控制栅极，设置于该第二介电层上。13.根据权利要求12所述的像素结构，其特征是该主动元件包括薄膜晶体管。14.根据权利要求12所述的像素结构，其特征是该控制电路包括薄膜晶体管。15.根据权利要求12所述的像素结构，其特征是该第一介电层的材质为二氧化硅，该浮获层的材质为氮化硅，而该第二介电层的材质为二氧化硅。16...

【专利技术属性】
技术研发人员：陈宏泽，陈麒麟，陈昱丞，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：71[中国|台湾]