互补式金属氧化物半导体元件及其形成方法技术

一种互补式金属氧化物半导体元件，互补式金属氧化物半导体元件包括衬底、第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管、蚀刻终止层、第一应力层及第二应力层。其中，衬底具有第一有源区与第二有源区，且第一有源区与第二有源区之间以一隔离结构区隔。第一型金属氧化物半导体晶体管配置于衬底的第一有源区，而第二型金属氧化物半导体晶体管配置于衬底的第二有源区。蚀刻终止层顺应性地覆盖住第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管与隔离结构。另外，第一应力层配置于第一有源区的蚀刻终止层上，而第二应力层配置于第二有源区的蚀刻终止层上。

【技术实现步骤摘要】

本专利技术涉及一种半导体元件及其形成方法，尤其涉及一种与金属氧化物半导体元件及其形成方法。
技术介绍
在集成电路元件的发展过程中，藉由缩小元件的尺寸可达到高速操作和低耗电量的目的。然而，由于目前缩小元件尺寸的技术遭受到工艺技术瓶颈、成本昂贵等因素的限制，所以需发展其他不同于缩小元件的技术，以改善元件的驱动电流。因此，有人提出在晶体管的沟道区利用应力(stress)控制的方式，来克服元件缩小化的极限。此方法为藉由使用应力改变硅(Si)晶格的间距，以增加电子和空穴的迁移率(mobility)，进而提高元件的效能。现有一种利用应力控制方式增加元件效能的方法为，利用当作是接触窗蚀刻终止层(contact etch stop layer)的氮化硅层来产生应力，影响元件的驱动电流。然而，当氮化硅层的拉伸应力(tensile stress)增加时，n沟道区的驱动电流会增加，但却会造成p沟道区的驱动电流降低。相反地，当氮化硅层的压缩应力(compressive stress)增加时，p沟道区的驱动电流会增加，但却会造成n沟道区的驱动电流降低。换句话说，利用氮化硅层产生应力来提高晶体管效能的方法只能用于提升N型金属氧化物半导体晶体管(NMOStransistor)的驱动电流或P型金属氧化物半导体晶体管(PMOS transistor)的驱动电流，并无法同时提高NMOS晶体管以及PMOS晶体管的驱动电流。为了能够同时提高NMOS晶体管与PMOS晶体管的驱动电流，有人提出一种半导体元件的形成方法。首先，在一衬底上形成NMOS晶体管与PMOS晶体管，且二晶体管之间形成有浅沟渠隔离结构(STI)，以电性隔离NMOS晶体管与PMOS晶体管。然后，沉积一层具有拉伸应力的氮化硅层，以覆盖住整个衬底。接着，于具有拉伸应力的氮化硅层上形成图案化光致抗蚀剂层，以暴露出PMOS晶体管上的具有拉伸应力的氮化硅层。之后，再以此图案化光致抗蚀剂层为掩模，进行反应性离子蚀刻工艺，移除所暴露出来的氮化硅层，保留NMOS晶体管上的氮化硅层。然后，移除图案化光致抗蚀剂层。之后，再以相同的方式，先沉积一层具有压缩应力的氮化硅层，覆盖住整个衬底。然后，移除NMOS晶体管上方的具有压缩应力的氮化硅层，保留PMOS晶体管上方的具有压缩应力的氮化硅层。如此一来，便可在NMOS晶体管上形成具有拉伸应力的氮化硅层，以及在PMOS晶体管上形成具有压缩应力的氮化硅层，因此可达到同时提高NMOS晶体管与PMOS晶体管的驱动电流的目的。虽然，上述方法能够同时提高NMOS晶体管与PMOS晶体管的驱动电流。但是，仍然存在有一些问题，而这些问题会影响到晶体管的驱动电流及其效能。举例来说，在元件的间距(pitch)较小的区域，容易造成不同应力的氮化硅层会产生合并(merge)，而使得氮化硅层的厚度加倍。因此，于氮化硅层的蚀刻工艺中，必须要进行过度蚀刻(over etch)工艺，才能确保完全移除未被光致抗蚀剂覆盖的氮化硅层，但如此一来又容易使得氮化硅层底下的膜层与构件，例如间隙壁以及无晶体管区域的浅沟渠隔离结构的二氧化硅层与硅化镍层，产生损伤(damage)，而对元件造成不良的影响。
技术实现思路
有鉴于此，本专利技术的目的是提供一种互补式金属氧化物半导体元件的形成方法，能够避免现有的膜层损伤的问题，且同时可提高元件的效能。本专利技术的再一目的是提供一种互补式金属氧化物半导体元件，能够避免现有的膜层损伤的问题，且同时可提高元件的效能。本专利技术的又一目的是提供一种金属氧化物半导体元件的形成方法，能够避免现有的膜层损伤的问题，且同时可提高元件的效能。本专利技术的另一目的是提供一种金属氧化物半导体元件，能够避免现有的膜层损伤的问题，且同时可提高元件的效能。本专利技术提出一种互补式金属氧化物半导体元件的形成方法，此形成方法为先提供一衬底，此衬底具有第一有源区与第二有源区，且第一有源区与第二有源区之间以隔离结构区隔。然后，分别于衬底的第一有源区与第二有源区形成第一型金属氧化物半导体晶体管与第二型金属氧化物半导体晶体管。之后，于衬底上方形成第一蚀刻终止层，顺应性地覆盖住第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管与隔离结构。接着，于第一蚀刻终止层上依序形成第一应力层与第二蚀刻终止层。随后，于第一有源区的第二蚀刻终止层上形成第一光致抗蚀剂层，并以第一光致抗蚀剂层为掩模，移除部分第二蚀刻终止层与部分第一应力层，至暴露出第一蚀刻终止层。然后，移除第一光致抗蚀剂层，然后再于衬底上方形成第二应力层，覆盖第一蚀刻终止层与第二蚀刻终止层。之后，于第二有源区的第二应力层上形成第二光致抗蚀剂层，并以第二光致抗蚀剂层为掩模，移除部分第二应力层，至暴露出第二蚀刻终止层。接着，移除第二光致抗蚀剂层与第二蚀刻终止层。依照本专利技术的实施例所述，上述于第一应力层形成后，还可包括进行一固化(curing)步骤。而且，上述于第二应力层形成后，还可包括进行一固化步骤。依照本专利技术的实施例所述，上述的第一蚀刻终止层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或硅碳氮，而其厚度介于50～200埃之间。另外，第二蚀刻终止层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或硅碳氮，而其厚度介于50～200埃之间。依照本专利技术的实施例所述，上述的第一应力层的材质例如是氮化硅。第二应力层的材质例如是氮化硅。依照本专利技术的实施例所述，上述的第一型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，而第二型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，则第一应力层为拉伸应力层，第二应力层为压缩应力层。另外，第一型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，而第二型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，则第一应力层为压缩应力层，第二应力层为拉伸应力层。本专利技术还提出一种互补式金属氧化物半导体元件，其包括衬底、第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管、蚀刻终止层、第一应力层及第二应力层。其中，衬底具有第一有源区与第二有源区，且第一有源区与第二有源区之间以一隔离结构区隔。第一型金属氧化物半导体晶体管配置于衬底的第一有源区，而第二型金属氧化物半导体晶体管配置于衬底的第二有源区。蚀刻终止层顺应性地覆盖住第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管与隔离结构。另外，第一应力层配置于第一有源区的蚀刻终止层上，而第二应力层配置于第二有源区的蚀刻终止层上。依照本专利技术的实施例所述，上述的第一蚀刻终止层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或硅碳氮，而其厚度介于50～200埃之间。另外，第二蚀刻终止层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或硅碳氮，而其厚度介于50～200埃之间。依照本专利技术的实施例所述，上述的第一应力层的材质例如是氮化硅。第二应力层的材质例如是氮化硅。依照本专利技术的实施例所述，上述的第一型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，而第二型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，则第一应力层为拉伸应力层，第二应力层为压缩应力层。另外，第一型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，而第二型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，则第一应力层为压本文档来自技高网...

【技术保护点】
一种互补式金属氧化物半导体元件的形成方法，包括：提供一衬底，该衬底具有一第一有源区与一第二有源区，且该第一有源区与该第二有源区之间以一隔离结构区隔；分别于该衬底的该第一有源区与该第二有源区形成一第一型金属氧化物半导体晶体管与 一第二型金属氧化物半导体晶体管；于该衬底上方形成一第一蚀刻终止层，顺应性地覆盖住该第一型金属氧化物半导体晶体管、该第二型金属氧化物半导体晶体管与该隔离结构；于该第一蚀刻终止层上依序形成一第一应力层与一第二蚀刻终止层； 于该第一有源区的该第二蚀刻终止层上形成一第一光致抗蚀剂层；以该第一光致抗蚀剂层为掩模，移除部分该第二蚀刻终止层与部分该第一应力层，至暴露出该第一蚀刻终止层；移除该第一光致抗蚀剂层；于该衬底上方形成一第二应力层，覆盖该 第一蚀刻终止层与该第二蚀刻终止层；于该第二有源区的该第二应力层上形成一第二光致抗蚀剂层；以该第二光致抗蚀剂层为掩模，移除部分该第二应力层，至暴露出该第二蚀刻终止层；以及移除该第二光致抗蚀剂层与该第二蚀刻终止层。

【技术特征摘要】
1.一种互补式金属氧化物半导体元件的形成方法，包括提供一衬底，该衬底具有一第一有源区与一第二有源区，且该第一有源区与该第二有源区之间以一隔离结构区隔；分别于该衬底的该第一有源区与该第二有源区形成一第一型金属氧化物半导体晶体管与一第二型金属氧化物半导体晶体管；于该衬底上方形成一第一蚀刻终止层，顺应性地覆盖住该第一型金属氧化物半导体晶体管、该第二型金属氧化物半导体晶体管与该隔离结构；于该第一蚀刻终止层上依序形成一第一应力层与一第二蚀刻终止层；于该第一有源区的该第二蚀刻终止层上形成一第一光致抗蚀剂层；以该第一光致抗蚀剂层为掩模，移除部分该第二蚀刻终止层与部分该第一应力层，至暴露出该第一蚀刻终止层；移除该第一光致抗蚀剂层；于该衬底上方形成一第二应力层，覆盖该第一蚀刻终止层与该第二蚀刻终止层；于该第二有源区的该第二应力层上形成一第二光致抗蚀剂层；以该第二光致抗蚀剂层为掩模，移除部分该第二应力层，至暴露出该第二蚀刻终止层；以及移除该第二光致抗蚀剂层与该第二蚀刻终止层。2.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中于该第一应力层形成后及该第二应力层形成后，还包括进行一固化步骤。3.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一蚀刻终止层与该第二蚀刻终止层的材质包括氧化硅、氮氧化硅、碳化硅、碳氧化硅或硅碳氮。4.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一蚀刻终止层与该第二蚀刻终止层的厚度皆介于50～200埃之间。5.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一应力层与该第二应力层的材质包括氮化硅。6.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，而该第二型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，则该第一应力层为拉伸应力层，该第二应力层为压缩应力层。7.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，而该第二型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，则该第一应力层为压缩应力层，该第二应力层为拉伸应力层。8.一种互补式金属氧化物半导体元件，包括一衬底，该衬底具有一第一有源区与一第二有源区，且该第一有源区与该第二有源区之间以一隔离结构区隔；一第一型金属氧化物半导体晶体管，配置于该衬底的该第一有源区；一第二型金属氧化物半导体晶体管，配置于该衬底的该第二有源区；一蚀刻终止层，顺应性地覆盖住该第一型金属氧化物半导体晶体管、该第二型金属氧化物半导体晶体管与该隔离结构；一第一应力层，配置于该第一有源区的该蚀刻终止层上；以及一第二应力层，配置于该第二有源区的该蚀刻终止层上。9.如权利要求8所述的互补式金属氧化物半导体元件，其中该第一蚀刻终止层与该第...

【专利技术属性】
技术研发人员：周珮玉，杨闵杰，洪文瀚，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]