改进的应变硅ＣＭＯＳ器件和方法技术

本发明专利技术提供一种半导体器件及其形成方法，其中单轴应变在半导体器件的器件沟道中产生。单轴应变可能处于拉伸或处于压缩并且在与器件沟道平行的方向上。单轴应变可以由应变引发衬垫、应变引发阱或其组合在双轴应变衬底表面中产生。单轴应变可以由应变引发阱和应变引发衬垫的组合在减小的衬底中产生。本发明专利技术也提供一种使用应变引发隔离区域增加双轴应变的方法。本发明专利技术还提供ＣＭＯＳ衬底的器件区域可以独立处理以提供处于压缩或拉伸的单轴应变半导体表面的ＣＭＯＳ器件。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有增强电子和空穴迁移率的半导体器件，尤其涉及包括具有增强电子和空穴迁移率的含硅(Si)层的半导体器件。本专利技术也提供形成这种半导体器件的方法。
技术介绍
长达三十多年，硅金属氧化物半导体场效应晶体管(MOSFET)的连续小型化已经驱动世界范围的半导体行业。连续尺寸缩小的各种终止者已经被预测了几十年，但是尽管有许多挑战，创新的历史已经维持摩尔定律。但是，今天存在生长的迹象，即金属氧化物半导体晶体管开始到达它们传统的尺寸缩小极限。连续的互补金属氧化物半导体(CMOS)尺寸缩小的短期和长期挑战的简明概要可以在国际半导体技术路标(ITRS)的2002更新的“巨大挑战”章节中找到。器件、材料、电路和系统的非常彻底的回顾可以在会议论文集IEEE，Vol.89，No.3，2001年3月(Proc.IEEE，Vol.89，No.3，March 2001)，针对半导体技术限制的特殊问题中找到。因为通过连续的尺寸缩小改进MOSFET从而CMOS性能已经变得越来越困难，因此提高性能而不缩小尺寸的方法已经变得关键。这样的一种方法是增加载流子(电子和/或空穴)迁移率。增加的载流子迁移率可以通过例如引入适当的应变到Si晶格中来获得。应变的施加改变含硅(Si)衬底的晶格维度。通过改变晶格维度，材料的电子带结构同样改变。该改变仅在本征半导体中是轻微的，仅导致小的电阻变化，但是当掺杂半导体材料，也就是n型并且部分电离时，非常小的能带变化可以引起杂质能级与能带边缘之间能量差的大比例变化。这导致载流子运输性质的变化，在某些情况下可能是惊人的。物理应力(拉伸或压缩)的施加可以进一步用来增强在含硅衬底上制造的器件的性能。沿着器件沟道的压缩应变增加p型场效应晶体管(pFET)中的驱动电流而减小n型场效应晶体管(nFET)中的驱动电流。沿着器件沟道的拉伸应变增加nFET中的驱动电流而减小pFET中的驱动电流。松弛SiGe缓冲层或松弛绝缘体上硅锗(SGOI)上的应变硅已经证明对nFET[K.Rim，p.98，VLSI 2002，B.Lee，IEDM 2002]和pFET[K.Rim，et al，p.98，VLSI 2002]器件的较高驱动电流。即使在SGOI衬底上具有应变硅或绝缘应变硅(SSDOI)可以减小短沟道效应以及一些处理相关问题例如SiGe中的增强As扩散[S.Takagi，et al，p.03-57，IEDM2003；K.RIM，et al，p.3-49，IEDM 2003]，随着器件缩小到非常短的沟道维度，驱动电流的增强开始减小[Q.Xiang，et al，VLSI 2003；J.R.Hwang，et al，VLSI 2003]。术语“非常短沟道”表示具有小于大约50nm长度的器件沟道。应当相信，非常短的沟道器件中驱动电流的减小由源极/漏极串联电阻产生，并且迁移率退化因强晕掺杂的较高沟道掺杂、速度饱和以及自热引起。另外，在双轴拉伸应变的情况下，例如在松弛SiGe上应变外延生长的Si，pFET器件的显著空穴迁移率增强仅当器件沟道在高(＞1％)应变下时发生，这不利地易于具有晶体缺陷。此外，由松弛SiGe上的外延生长Si之间的晶格失配产生的应变由中空沟槽电离区域引起的应力减小，其中中空沟槽电离区域的效果在器件具有大约500nm或更小级别的从栅极边缘到源极/漏极区域末端的维度的情况下特别显著。[T.Sanuki，et al，IEDM 2003]。半导体器件的进一步尺寸缩小需要控制衬底中产生的应变级别以及研制新的方法以增加可以产生的应变。为了维持连续尺寸缩小的应变硅的增强，应变量必须在含硅层中维持或增加。需要进一步的创新以增加pFET器件中的载流子迁移率。
技术实现思路
本专利技术提供一种应变nFET器件，其中改进的载流子迁移率在与器件沟道平行的方向上经历拉伸单轴应变的器件沟道中提供。本专利技术也提供一种应变pFET器件，其中改进的载流子迁移率由在与器件沟道平行的方向上引入到器件的压缩单轴应变提供。本专利技术还包括一种在相同衬底上包含pFET和nFET的CMOS结构，其中pFET器件的器件沟道在单轴压缩应变下，而nFET器件的器件沟道在单轴拉伸应变下，二者都在与器件沟道平行的方向上。前述在本专利技术中通过在具有双轴拉伸应变，其中半导体表面覆盖SiGe层外延生长，或双轴压缩应变，其中半导体表面覆盖掺碳硅层外延生长的半导体表面上形成晶体管，然后在器件沟道上引起单轴拉伸或压缩应变来实现。单轴拉伸或压缩应变由位于晶体管上的应变引发介电衬垫和/或与器件沟道邻接的应变引发阱产生。概括地，本专利技术的半导体结构包括衬底，包括覆盖应变引发层的应变半导体层，其中所述应变引发层在所述应变半导体层中产生双轴应变；在所述应变半导体层的器件沟道部分上包含栅极导体的至少一个栅极区域，所述器件沟道部分将与所述至少一个栅极导体相邻的源极和漏极区域分离；以及位于所述至少一个栅极区域上的应变引发衬垫，其中所述应变引发衬垫产生单轴应变到位于所述至少一个栅极区域下的所述应变半导体层的所述器件沟道部分。应变引发层可以包括SiGe，其中应变半导体表面中的双轴应变处于拉伸，或者应变引发层可以包括掺碳硅，其中应变半导体表面的双轴应变处于压缩。位于具有处于双轴拉伸应变的器件沟道的晶体管上的拉伸应变引发衬垫在器件沟道中产生单轴拉伸应变，其中单轴应变在与器件沟道平行的方向上，并且提供nFET器件中的载流子迁移率增强。位于具有处于双轴拉伸应变的器件沟道的晶体管上的压缩应变引发衬垫在器件沟道中产生单轴压缩应变，其中单轴应变在与器件沟道平行的方向上，并且提供pFET器件中的载流子迁移率增强。位于具有处于双轴压缩应变的器件沟道的晶体管上的压缩应变引发衬垫在器件沟道中产生单轴应变，其中单轴压缩应变在与器件沟道平行的方向上，并且提供pFET器件中的载流子迁移率增强。本专利技术的另一方面是一种半导体结构，其中与双轴应变器件沟道相邻的应变引发阱产生与器件沟道平行的单轴压缩应变或单轴拉伸应变。概括地，本专利技术的半导体结构包括衬底，包括覆盖应变引发层的应变半导体层，其中所述应变引发层在所述应变半导体层中产生双轴应变；在所述衬底的所述应变半导体层的器件沟道部分上包含栅极导体的至少一个栅极区域，所述器件沟道将源极和漏极区域分离；以及与所述至少一个栅极区域相邻的应变引发阱，其中与所述至少一个栅极区域相邻的所述应变引发阱产生单轴应变到所述应变半导体层的所述器件沟道部分。位于双轴拉伸应变半导体层中并且与器件沟道相邻包含掺碳硅的应变引发阱在器件沟道内产生拉伸单轴应变，其中单轴应变在与器件沟道平行的方向上。拉伸单轴应变可以提供nFET器件中的载流子迁移率增强。位于双轴压缩应变半导体层中并且与器件沟道相邻包含SiGe的应变引发阱在器件沟道内产生压缩单轴应变，其中单轴应变在与器件沟道平行的方向上。压缩单轴应变可以提供pFET器件中的载流子迁移率增强。本专利技术的另一方面是一种包括nFET和pFET器件的互补金属氧化物半导体(CMOS)结构。概括地，本专利技术的结构包括包含压缩应变半导体表面和拉伸应变半导体表面的衬底，其中所述压缩应变半导体表面和所述拉伸应变半导体表面双轴应变；位于所述压缩应变半导体层上的至少一个栅极区域，包括在所述衬底的所述压缩应本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底，包括应变引发层上面的应变半导体层，其中所述应变引发层在所述应变半导体层中产生双轴应变；在所述应变半导体层的器件沟道部分上包含栅极导体的至少一个栅极区域，所述器件沟道部分将与所述至少一个栅极导体相邻的源极和漏极区域分离；以及位于所述至少一个栅极区域上的应变引发衬垫，其中所述应变引发衬垫产生单轴应变到位于所述至少一个栅极区域下面的所述应变半导体层的器件沟道部分。

【技术特征摘要】
【国外来华专利技术】US 2004-6-24 60/582,678;US 2004-8-31 10/930,4041.一种半导体器件，包括衬底，包括应变引发层上面的应变半导体层，其中所述应变引发层在所述应变半导体层中产生双轴应变；在所述应变半导体层的器件沟道部分上包含栅极导体的至少一个栅极区域，所述器件沟道部分将与所述至少一个栅极导体相邻的源极和漏极区域分离；以及位于所述至少一个栅极区域上的应变引发衬垫，其中所述应变引发衬垫产生单轴应变到位于所述至少一个栅极区域下面的所述应变半导体层的器件沟道部分。2.根据权利要求1的半导体器件，其中所述应变引发衬垫包括氧化物、掺杂氧化物、氮化物、Al2O3、HfO2、ZrO2、HfSiO或其组合。3.根据权利要求2的半导体器件，其中所述应变引发层包括具有以大约5％～50％原子量百分比范围的浓度存在的Ge的SiGe，并且在处于拉伸的所述应变半导体层中产生所述双轴应变，并且所述应变引发衬垫处于拉伸，其中所述应变引发衬垫结合所述应变引发层在平行于所述器件沟道的方向上提供处于拉伸的所述单轴应变。4.根据权利要求2的半导体器件，其中所述应变引发层包括掺碳硅，所述碳以大约1％～6％原子量百分比范围的浓度存在，并且在处于压缩的所述应变半导体层中产生所述双轴应变，并且所述应变引发衬垫处于压缩，其中所述应变引发衬垫结合所述应变引发层在平行于所述器件沟道的方向上提供处于压缩的所述单轴应变。5.根据权利要求3的半导体器件，还包括包含固有拉伸应变介电材料的隔离区域，其中所述固有拉伸应变介电材料增加处于拉伸的所述应变半导体层中的所述双轴应变。6.根据权利要求4的半导体器件，还包括包含固有压缩应变介电材料的隔离区域，其中所述固有压缩应变介电材料增加处于压缩的所述应变半导体层中的所述双轴应变。7.一种半导体器件，包括衬底，包括应变引发层上面的应变半导体层，其中所述应变引发层在所述应变半导体层中产生双轴应变；在所述衬底的所述应变半导体层的器件沟道部分上包含栅极导体的至少一个栅极区域，所述器件沟道将源极和漏极区域分离；以及与所述至少一个栅极区域相邻的应变引发阱，其中与至少一个栅极区域相邻的所述应变引发阱产生单轴应变到所述应变半导体层的所述器件沟道部分。8.根据权利要求7的半导体器件，其中所述应变引发层包括具有以大约5％～50％范围的浓度存在的Ge的SiGe，并且在处于拉伸的所述应变半导体层中产生所述双轴应变，其中所述应变引发阱包括掺碳硅或掺碳硅锗并处于压缩，其中所述应变引发阱结合所述应变引发层在平行于所述器件沟道的方向上提供处于拉伸的所述单轴应变。9.根据权利要求7的半导体器件，其中应变引发层包括掺碳硅，所述碳以大约1％～6％百分比范围的浓度存在，并且在处于压缩的所述应变半导体层中产生所述双轴应变，并且所述应变引发阱包括SiGe，其中所述应变引发阱结合所述应变引发层在平行于所述器件沟道的方向上提供处于压缩的所述单轴应变。10.根据权利要求8的半导体器件，还包括包含固有拉伸应变介电材料的隔离区域，其中所述固有拉伸应变介电材料增加处于拉伸的所述应变半导体层中的所述双轴应变。11.根据权利要求9的半导体器件，还包括包含固有压缩应变介电材料的隔离区域，其中所述固有压缩应变介电材料增加处于压缩的所述应变半导体层中的所述双轴应变。12.一种半导体器件，包括衬底，包括压缩应变半导体表面和拉伸应变半导体表面，其中所述压缩应变半导体表面和拉伸应变半导体表面双轴应变；位于所述双轴压缩应变半导体层上的至少一个栅极区域，包括在所述衬底的所述压缩应变半导体层的器件沟道部分上的栅极导体；位于所述拉伸应变半导体层上的至少一个栅极区域，包括在所述衬底的所述拉伸应变半导体层的器件沟道部分上的栅极导体；位于所述压缩应变半导体表面上的所述至少一个栅极区域上的压缩应变引发衬垫，其中所述压缩应变引发衬垫在所述压缩应变半导体层中在所述压缩应变半导体表面的所述器件沟道部分平行的方向上产生压缩单轴应变；以及位于所述拉伸应变半导体层上的所述至少一个栅极区域上的拉伸应变引发衬垫，其中所述拉伸应变引发衬垫在所述拉伸应变半导体层中在与所述拉伸应变半导体层的所述器件沟道部分平行的方向上产生拉伸单轴应变。13.根据权利要求12的半导体器件，其中所述压缩应变引发衬垫和所述拉伸应变引发衬垫包括氧化物、掺杂氧化物、氮化物、Al2O3、HfO2、ZrO2、HfSiO或其组合。14.根据权利要求13的半导体器件，其中所述衬底的所述拉伸应变半导体层覆盖包含具有以大约5％～30％原子量百分比范围的浓度存在的Ge的SiGe的压缩应变引发层，并且所述衬底的所述压缩应变半导体层覆盖包含掺碳硅的拉伸应变引发层，所述碳以大约0.5％～6范围的浓度存在。15.根据权利要求12的半导体器件，还包括邻接包含固有压缩应变介电材料的所述压缩应变半导体表面的隔离区域，其中邻接所述压缩应变半导体表面的所述隔离区域双轴增加所述压缩应变半导体表面中的压缩应变；以及邻接包含固有压缩应变介电材料的所述双轴拉伸应变半导体表面的隔离区域，其中邻接所述双轴拉伸应变半导体表面的所述隔离区域增加处于压缩的双轴应变。16.一种半导体器件，包括衬底，包括压缩应变半导体表面和拉伸应变半导体表面，其中所述压缩应变半导体表面和拉伸应变半导体表面双轴应变；位于所述压缩应变半导体层上的至少一个栅极区域，包括在所述衬底的所述压缩应变半导体层的所述器件沟道部分上的所述栅极导体；位于所述双轴拉伸应变半导体层上的至少一个栅极区域，包括在所述衬底的所述双轴拉伸应变半导体层的器件沟道部分上的栅极导体；与所述双轴压缩应变半导体表面上的所述至少一个栅极区域相邻的压缩应变引发阱，其中所述压缩应变引发阱在所述压缩应变半导体层中产生压缩单轴应变，其中所述压缩单轴应变在与所述压缩应变半导体表面的所述器件沟道部分平行的方向上；以及与所述拉伸应变半导体层上的所述至少一个栅极区域相邻的拉伸应变引发阱，其中所述拉伸应变引发阱产生所述拉伸应变半导体层的拉伸单轴应变，其中所述拉伸单轴应变在与所述拉伸应变半导体层的所述器件沟道部分平行的方向上。17.根据权利要求16的半导体器件，其中所述衬底的所述拉伸应变半导体层覆盖包含具有以大约5％～30％原子量百分比范围的浓度存在的Ge的SiGe的压缩应变引发层，并且所述衬底的所述压缩应变半导体层覆盖包含掺碳硅的拉伸应变引发层，所述碳以大约0.5％～6范围的浓度存在。18.根据权利要求17的半导体器件，其中所述压缩应变引发阱包括SiGe，并且所述拉伸应变引发阱包括掺碳硅或掺碳硅锗。19.根据权利要求18的半导体器件，还包括邻接包含固有拉伸应变介电材料的所述压缩应变半导体表面的隔离区域，其中邻接所述压缩应变半导体表面的所述隔离区域增加处于拉伸的拉伸双轴应变；以及邻接包含固有压缩应变介电材料的所述拉伸应变半导体表面的隔离区域，其中邻接所述拉伸应变半导体表面的所述隔离区域增加处于拉伸的双轴应变。20.一种半导体器件，包括半导体衬底；位于所述半导体衬底的器件沟道部分上包括栅极导体的至少一个栅极区域，所述器件沟道部分将源极和漏极区域分离；与所述至少一个栅极区域相邻的应变引发阱；以及位于所述至少一个栅极区域上的应变引发阱，其中所述半导体衬底中的所述应变引发衬垫和所述应变引发阱在与所述器件沟道平行的方向上。21.根据权利要求20的半导体器件，其中所述应变引发衬垫包括氧化物、掺杂氧化物、氮化物、Al2O3、HfO2、ZrO2，或HfSiO。22.根据权利要求21的半导体器件，其中所述半导体衬底包括由底层应变引发层引起的双轴拉伸应变，其包含具有以...

【专利技术属性】
技术研发人员：安德列斯布尔扬特，欧阳齐庆，科恩利姆，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US[美国]