具有周围栅极结构的鳍型场效应晶体管及其制造方法技术

本发明专利技术提供一种具有ＧＡＡ结构的Ｆｉｎ－ＦＥＴ，其能够利用鳍周围的整个区域作为沟道区。该具有ＧＡＡ结构的Ｆｉｎ－ＦＥＴ包括具有体、一对支承柱和鳍的半导体衬底。该支承柱对从所述体向上突出，鳍与所述体间隔开并且具有连接到所述支承柱对并被其支承的两端。栅极电极完全围绕所述半导体衬底的所述鳍的至少一部分并与所述半导体衬底绝缘。栅极绝缘层置于所述栅极电极和所述半导体衬底的所述鳍之间。

【技术实现步骤摘要】

本专利技术涉及半导体器件，更特别地，涉及具有鳍型沟道区的鳍型场效应晶体管(Fin-FET)及其制造方法。
技术介绍
随着半导体器件更加高度集成，半导体器件的部件的设计规则变得更加严格。具体地，对于需要很多晶体管的半导体器件，作为设计规则的标准的栅极长度减小，因而沟道长度也减小。晶体管的沟道长度的减小增加了所谓的短沟道效应。短沟道效应指的是晶体管的有效沟道长度由于漏极电势的影响而减小且阈值电压下降的现象。因此，晶体管的控制变得困难且晶体管的截止电流(off current)增大，降低了晶体管的可靠性。例如，存储器件的刷新特性降低。正在对所谓的Fin-FET进行研究，Fin-FET是具有鳍型沟道结构的晶体管，利用薄鳍的几个表面作为沟道，从而可以防止传统平面晶体管中导致问题的短沟道效应且同时可以增大工作电流。例如，授予David M.Fried等人的美国专利No.6664582公开了一种Fin-FET和鳍型存储单元。在David M.Fried等人的Fin-FET中，鳍的顶和侧表面可以用作沟道区。作为另一个例子，授予Yee-Chla Yeo等人的美国专利No.6844238“MULTIPLE-GATE TRANSISTORS WITH IMPROVED GATECONTROL”公开了一种Fin-FET，其中半导体鳍的侧、上和下表面部分用作沟道区。然而，授予David M.Fried等人和Yee-Chla Yeo等人的Fin-FET的问题在于它们利用SOI衬底制造，这增加了制造成本。另外，由于鳍的下表面未完全用作沟道区，增大工作电流上存在限制。因此，正在针对具有周围栅极(gate all aroundGAA)结构的Fin-FET进行研究，其中鳍的整个区域，即其侧、上、甚至下表面可以用作沟道区。
技术实现思路
本专利技术提供一种具有GAA结构的Fin-FET，其能够利用鳍的整个区域作为沟道区。本专利技术还提供一种具有GAA结构的Fin-FET，其利用块半导体衬底(bulksemiconductor substrate)。根据本专利技术的一个方面，提供一种具有GAA结构的Fin-FET。在该Fin-FET中，半导体衬底包括体(body)、从所述体向上突出的一对支承柱、以及与所述体间隔开且具有连接到所述支承柱对并被其支承的两端的鳍。栅极电极完全包围所述半导体衬底的所述鳍的至少一部分并与所述半导体衬底绝缘。栅极绝缘层置于所述栅极电极和所述半导体衬底的所述鳍之间。每个所述支承柱可包括在与所述半导体衬底的所述鳍连接的部分之下形成在该支承柱周围的凹进区域。所述半导体衬底还可包括从所述体突出的另一鳍，所述另一鳍的两端连接到所述支承柱对并在所述鳍之下分隔开地形成。所述栅极绝缘层还可形成在所述另一鳍的上端的表面上，所述栅极电极可进入所述鳍与所述另一鳍之间。根据本专利技术的另一方面，提供一种制造具有GAA结构的Fin-FET的方法。在该方法中，选择性蚀刻半导体衬底从而形成从所述半导体衬底的体向上突出的一对支承柱以及从所述半导体衬底的所述体向上突出的鳍，所述鳍的两端连接到所述支承柱对并被其支承。在所述半导体衬底的所述体上形成器件绝缘层从而暴露所述半导体衬底的所述支承柱对和所述鳍的上部分。在所述半导体衬底的所述支承柱对和所述鳍的从所述器件绝缘层暴露的侧壁上形成间隔物绝缘层。利用所述间隔物绝缘层作为蚀刻掩模来蚀刻所述器件绝缘层至预定厚度，所述半导体衬底的所述支承柱对和所述鳍的部分从所述器件绝缘层暴露。去除所述半导体衬底的所述暴露部分从而形成穿透所述鳍的孔道。在通过所述孔道与所述半导体衬底的所述体间隔开的所述鳍部分的表面上形成栅极绝缘层。在所述器件绝缘层上形成栅极电极，所述栅极电极完全围绕所述半导体衬底的所述鳍部分的其上已经形成了所述栅极绝缘层的部分。根据本专利技术的再一方面，提供一种制造GAA结构的Fin-FET的方法。在该方法中，选择性蚀刻半导体衬底从而形成从所述半导体衬底的体向上突出的一对支承柱以及从所述半导体衬底的所述体向上突出的鳍，所述鳍的两端连接到所述支承柱对并被其支承。在所述半导体衬底的所述体上形成器件绝缘层从而暴露所述半导体衬底的所述支承柱对和所述鳍的上部分。在所述半导体衬底的所述支承柱对和所述鳍的从所述器件绝缘层暴露的侧壁上形成间隔物绝缘层。利用所述间隔物绝缘层作为蚀刻掩模来蚀刻所述器件绝缘层至预定厚度，并且暴露所述半导体衬底的所述支承柱对和所述鳍的部分。通过去除所述半导体衬底的所述鳍的所述暴露部分形成穿透所述鳍的孔道，以及在所述半导体衬底的所述支承柱对的所述暴露部分的表面上形成凹进区域。在所述器件绝缘层上形成绝缘掩模，所述绝缘掩模包括暴露所述孔道和通过所述孔道与所述半导体衬底的所述体间隔开的鳍部分的槽。在所述半导体衬底的通过所述绝缘掩模的所述槽暴露的所述鳍部分上形成栅极绝缘层。在所述器件绝缘层上形成栅极电极，所述栅极电极填充所述绝缘掩模的所述槽并完全围绕所述鳍部分的与所述半导体衬底的所述体间隔开的部分。附图说明通过参照附图详细描述其示例性实施例，本专利技术的上述和其它特征及优点将变得更加明显，附图中图1是根据本专利技术一实施例的Fin-FET的透视图；图2是沿图1的线II-II′截取的横截面图；图3是沿图1的线III-III′截取的横截面图；图4至11是透视图，示出制造根据本专利技术一实施例的Fin-FET的方法；图12、14、16和18是透视图，示出制造根据本专利技术另一实施例的Fin-FET的方法；图13、15、17和19是横截面图，分别示出图12、14、16和18的结构。具体实施例方式现在将参照附图更完整地说明本专利技术，附图中示出本专利技术的示例性实施例。然而，本专利技术能够以多种不同形式实施并且不应理解为局限于这里提出的实施例；相反，提供这些实施例是为了使得本公开彻底和完整，并向本领域技术人员充分传达本专利技术的概念。为清晰起见，图中层的厚度和区域被放大。在本专利技术的实施例中，Fin-FET可以是利用鳍的表面作为沟道区的鳍型场效应晶体管。例如，Fin-FET可以用在要求高速运行的逻辑器件或存储器件中。图1是根据本专利技术一实施例的Fin-FET的透视图，图2是沿图1的线II-II′截取的横截面图，图3是沿图1的线III-III′截取的横截面图。参照图1至3，该Fin-FET包括具有体105的半导体衬底、一对支承柱110和115、以及鳍120。半导体衬底可以是块晶片(bulk wafer)，在此情况下，体105、支承柱110和115以及鳍120可以由相同的半导体材料形成。例如，半导体衬底可以是掺杂以杂质的块硅晶片或块硅锗晶片。支承柱110和115分别从体105沿向上方向突出。鳍120可包括通过孔道(tunnel)122彼此间隔开的上部分120a和下部分120b。鳍120的上部分120a通过孔道122与体105间隔开，且鳍120的两端可连接到支承柱110和115且由其支承。鳍120的下部分120b从体105突出且其两端可通过支承柱110和115被支承。鳍120的上部分120a和下部分120b可以设置在相同的剖面上。即，鳍120可以形成为一块板(plate)且然后通过孔道(tunnel)122分成上部分120a和下部分120b。孔道122的高度可以朝向鳍120的本文档来自技高网...

【技术保护点】
一种具有ＧＡＡ（周围栅极）结构的Ｆｉｎ－ＦＥＴ（场效应晶体管），该Ｆｉｎ－ＦＥＴ包括：半导体衬底，包括体、从所述体向上突出的一对支承柱、以及与所述体间隔开且具有连接到所述支承柱对并被其支承的两端的鳍；栅极电极，完全围绕所述半导体衬底的所述鳍的至少一部分并与所述半导体衬底绝缘；以及栅极绝缘层，置于所述栅极电极和所述半导体衬底的所述鳍之间。

【技术特征摘要】
KR 2005-12-24 129138/051.一种具有GAA(周围栅极)结构的Fin-FET(场效应晶体管)，该Fin-FET包括半导体衬底，包括体、从所述体向上突出的一对支承柱、以及与所述体间隔开且具有连接到所述支承柱对并被其支承的两端的鳍；栅极电极，完全围绕所述半导体衬底的所述鳍的至少一部分并与所述半导体衬底绝缘；以及栅极绝缘层，置于所述栅极电极和所述半导体衬底的所述鳍之间。2.如权利要求1所述的Fin-FET，其中每个所述支承柱包括在与所述半导体衬底的所述鳍连接的部分之下形成在该支承柱周围的凹进区域。3.如权利要求1所述的Fin-FET，其中所述半导体衬底是块晶片，其中所述鳍和所述支承柱对由相同半导体材料形成。4.如权利要求1所述的Fin-FET，还包括置于所述栅极电极与所述半导体衬底的所述体之间的器件绝缘层。5.如权利要求1所述的Fin-FET，其中所述半导体衬底还包括从所述体突出的另一鳍，所述另一鳍的两端连接到所述支承柱对并在所述鳍之下分开地形成。6.如权利要求5所述的Fin-FET，其中所述栅极绝缘层还形成在所述另一鳍的上端的表面上，且所述栅极电极穿过所述鳍与所述另一鳍之间。7.一种制造具有GAA结构的Fin-FET的方法，该方法包括选择性蚀刻半导体衬底，从而形成从所述半导体衬底的体向上突出的一对支承柱以及从所述半导体衬底的所述体向上突出的鳍，所述鳍的两端连接到所述支承柱对并被其支承；在所述半导体衬底的所述体上形成器件绝缘层从而暴露所述半导体衬底的所述支承柱对和所述鳍的上部分；在所述半导体衬底的所述支承柱对和所述鳍的从所述器件绝缘层暴露的侧壁上形成间隔物绝缘层；利用所述间隔物绝缘层作为蚀刻掩模来将所述器件绝缘层蚀刻至预定厚度，从所述器件绝缘层暴露所述半导体衬底的所述支承柱对和所述鳍的部分；去除所述半导体衬底的所述暴露部分从而形成穿透所述鳍的孔道；在通过所述孔道与所述半导体衬底的所述体间隔开的所述鳍部分的表面上形成栅极绝缘层；以及在所述器件绝缘层上形成栅极电极，所述栅极电极完全围绕所述半导体衬底的所述鳍部分的其上已经形成了所述栅极绝缘层的部分。8.如权利要求7所述的方法，还包括通过蚀刻所述半导体衬底的所述支承柱对的所述暴露部分，与所述孔道的形成同时地形成凹进区域。9.如权利要求8所述的方法，其中所述孔道的形成和所述凹进区域的形成包括氧化所述半导体衬底的所述支承柱对的从所述间隔物绝缘层暴露的部分以及所述鳍的从所述间隔物绝缘层暴露的部分的表面；以及去除所述半导体衬底的所述支承柱对和所述鳍的所述氧化部分。10.如权利要求8所述的方法，其中所述孔道的形成和所述凹进区域的形成包括蚀刻所述半导体衬底的所述支承柱对的从所述间隔物绝缘层暴露的部分以及所述鳍的从所述间隔物绝缘层暴露的部分的表面。11.如权利要求7所述的方法，其中所述栅极电极的形成包括在其中已形成所述栅极绝缘层的所得结构的整个表面上形成围绕所述半导体衬底的所述鳍的栅极电极层；以...

【专利技术属性】
技术研发人员：金锡必，玄在雄，朴允童，金元柱，朴东健，李忠浩，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]