数字感测电路制造技术

本发明专利技术提供一种数字感测电路，其可用于感测有机存储器内的位单元所储存的位信息，此数字感测电路仅包括简单的电流至电压转换器、重置区块电路以及感测区块电路。电流至电压转换器将传导电流转换成电压信号，而感测区块电路根据上述电压信号来缓冲输出位信息。因此，本发明专利技术的布局与设计的难度极低，可改善制造合格率，进而获得一种可大量生产且实用可行的存储器元件。

【技术实现步骤摘要】

本专利技术涉及一种存储器中的感测电路，且特别涉及一种多稳态存储元件中的数字感测电路。
技术介绍
近年来，一种双稳态(bistable)材料被应用于制造存储元件以及开关切换器等，此种双稳态材料包括无机材料以及有机材料(organicmaterial)，且此种双稳态材料随着施加于其上的电压的不同，而在高阻抗状态与低阻抗状态之间转换。值得注意的是，将这种有机材料设置于两电极之间而制造出的多稳态存储元件具有成为新一代的非易失性存储元件的潜力。 相对于硅基础元件(silicon-based device)，以有机材料所制造的有机元件具有较佳的延展性与可弯曲性等的优点，且由于有机材料几乎可以涂布于任何表面上，因此，使得在具有弹性的塑胶基底上形成有机存储器阵列成为可能，另外，有机材料可在硅工艺完成后才来制造与处理，更进一步简化了整个工艺。故由于上述优点与特性，将来必定有愈来愈多的印刷工艺(printing manufacturing process)被发展来应用于有机元件的大量生产上，而使得有机元件的成本显著降低，且应用更为广泛。 图1为一种有机存储器内有机存储单元的理想化特性曲线图，此有机存储单元使用有机材料来制造，请参照图1。此有机存储单元至少具有双稳态特性，亦即，至少可处于高阻抗状态或低阻抗状态。当有机存储单元处于高阻抗状态时，其偏压电压与传导电流之间的关系如路径110所示，故当有机存储单元处于高阻抗状态，然后施加偏压电压VR于此有机存储单元，则流经此有机存储单元的传导电流为I0。当施加的偏压电压超过VT1后，则此有机存储单元从处于高阻抗状态转为处于低阻抗状态，而后，其偏压电压与传导电流之间的关系如路径120所示，故当有机存储单元处于低阻抗状态，且所施加的偏压电压为VR，则流经有机存储单元的传导电流为I1，其中I1＞＞I0。而后，当施加的偏压电压低过VT0后，则此有机存储单元又从处于低阻抗状态转为处于高阻抗状态。请注意，图1的特性曲线明显地被理想化了，随着有机存储单元所使用的有机材料的不同，其特性曲线或有些不同，但基本上有机存储器所利用的特性，并不超出上述解释图1的理想化特性曲线的范畴。 由上述可知，使用具有至少双稳态特性的有机材料所制造的有机存储器将具有弯曲包容的能力，而可以被应用在具有软电子元件的有弹性可弯曲系统中，更重要的是成本不高，故必将成为现代电子应用中一种最重要的电子存储元件之一。因此，发展出一种实用可行且完整的有机存储器刻不容缓，而其中，发展出一种设计与布局简单且合格率高并容易生产的数字感测电路更是重要关键。
技术实现思路
本专利技术的目的就是提供一种数字感测电路，其用于感测有机存储器内的位单元所储存的位信息，此数字感测电路非常简单，故布局与设计的难度极低，可改善制造合格率，且非常适用于LTPS工艺，进而获得一种可大量生产且实用可行的存储器元件。 本专利技术的另一目的就是提供一种数字感测电路，其可用于感测相变存储器与磁性存储器两者中的一个内的位单元所储存的位信息，此数字感测电路设计简单且合格率高，可进而获得一种可大量生产且实用可行的存储器元件。 从一种观点来看，本专利技术提出一种数字感测电路，用以感测有机存储器内的位单元所储存的位信息，此数字感测电路至少包括电流至电压转换器以及感测区块电路。其中电流至电压转换器具有电流端，此电流至电压转换器根据流经此电流端的传导电流，将之转换成电压信号。而感测区块电路连接至上述电流至电压转换器，此感测区块电路接收并根据上述电压信号，来缓冲输出有机存储器内的位单元所储存的位信息。 依照本专利技术的实施例所述，上述数字感测电路还可包括有连接至上述电流至电压转换器的重置区块电路，此重置区块电路根据第一开关信号来重置上述电压信号。 依照本专利技术的实施例所述，上述数字感测电路中的电流至电压转换器包括第一晶体管以及电容，其中，电容具有第一端及第二端。第一晶体管的第一源/漏极连接至电流至电压转换器的电流端，第一晶体管的栅极连接至第二开关信号，电容的第一端连接至第一晶体管的第二源/漏极，电容的第二端连接至第一电位，而电压信号由电容的第一端获得。另外，上述重置区块电路包括第二晶体管。此第二晶体管的第一源/漏极连接至电容的第一端，第二晶体管的第二源/漏极连接至第二电位，第二晶体管的栅极连接至第一开关信号。其中，当第一晶体管导通时第二晶体管不导通，且第一晶体管不导通时第二晶体管导通。举例而言，如果第一晶体管与第二晶体管的类型不同，则第一开关信号与第二开关信号相同；如果第一晶体管与第二晶体管的类型相同，则第二开关信号为第一开关信号的反相。更特定地来举例，此第一开关信号与第二开关信号可为时钟脉冲信号，则上述数字感测电路利用此时钟脉冲信号的责任周期，来调整第一晶体管与第二晶体管个别的导通时间。实施例中，上述第一电位与第二电位皆例如为地电位。 依照本专利技术的实施例所述，上述数字感测电路中的感测区块电路至少包括第三晶体管以及第四晶体管。第三晶体管的第一源/漏极连接至第三电位，第三晶体管的栅极连接至第三开关信号，而第四晶体管的第一源/漏极连接至第三晶体管的第二源/漏极，第四晶体管的第二源/漏极连接至第一电位，第四晶体管的栅极连接至上述电压信号。其中，当第三晶体管不导通时，第四晶体管的第一源/漏极输出有机存储器内的位单元所储存的位信息。实施例中，上述数字感测电路中的感测区块电路还包括第五晶体管以及第六晶体管。第五晶体管的第一源/漏极连接至第三电位，第五晶体管的栅极连接至第四晶体管的第一源/漏极，第六晶体管的第一源/漏极连接至第五晶体管的第二源/漏极，第六晶体管的第二源/漏极连接至第一电位，第六晶体管的栅极连接至第五晶体管的栅极。其中，第五晶体管与第六晶体管的类型不同，而有机存储器内的位单元所储存的位信息由第六晶体管的第一源/漏极输出。举例而言，第五晶体管为P型晶体管，则第六晶体管为N型晶体管。而实施例中，第一电位例如为地电位，且第三电位例如为电源电位。 依照本专利技术的实施例所述，上述数字感测电路还连接至取样及保持电路，此取样及保持电路整型输出上述有机存储器内的位单元所储存的位信息。 值的注意的是，应用本专利技术的数字感测电路的有机存储器可以作为非易失性存储器来应用。 从另一种观点来看，本专利技术所提出的一种数字感测电路并不限定于仅使用于有机存储器，其他如相变存储器(简称PCRAM)或磁性存储器(简称MRAM)都应可利用上述中相同的数字感测电路来检测位单元所储存的位信息。 综上所述，本专利技术所提出的数字感测电路仅包括非常简单的电流至电压转换器、重置区块电路以及感测区块电路。所以，布局与设计的难度极低，可改善制造合格率，且非常适用于LTPS工艺，故可进而获得一种可大量生产且实用可行的存储器元件。 为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。附图说明图1为一种有机存储器内有机存储单元的理想化特性曲线图。 图2为应用本专利技术的数字感测电路的一种有机存储器的电路方框图。 图3为本专利技术一实施例的一种数字感测电路的电路方框图。 图4A为本专利技术另一实施例的一种数字感测电路的电路方框图。 图4B为图4A的数字感测电路的一种实施例的电路图。 图5为图4本文档来自技高网...

【技术保护点】
一种数字感测电路，用以感测有机存储器内的位单元所储存的位信息，其特征是该数字感测电路包括：电流至电压转换器，具有电流端，用以根据流经该电流端的传导电流，转换成电压信号；以及感测区块电路，连接至该电流至电压转换器，用以接收并根据该电压信号，缓冲输出该位单元所储存的位信息。

【技术特征摘要】
所界定者为准。权利要求1.一种数字感测电路，用以感测有机存储器内的位单元所储存的位信息，其特征是该数字感测电路包括电流至电压转换器，具有电流端，用以根据流经该电流端的传导电流，转换成电压信号；以及感测区块电路，连接至该电流至电压转换器，用以接收并根据该电压信号，缓冲输出该位单元所储存的位信息。2.根据权利要求1所述的数字感测电路，其特征是还包括重置区块电路，连接至该电流至电压转换器，用以根据第一开关信号，来重置该电压信号。3.根据权利要求2所述的数字感测电路，其特征是该电流至电压转换器包括第一晶体管，该第一晶体管的第一源/漏极连接至该电流至电压转换器的该电流端，该第一晶体管的栅极连接至第二开关信号；以及电容，具有第一端与第二端，该第一端连接至该第一晶体管的第二源/漏极，该第二端连接至第一电位，该电压信号由该第一端获得。4.根据权利要求3所述的数字感测电路，其特征是该重置区块电路包括第二晶体管，该第二晶体管的第一源/漏极连接至该电容的该第一端，该第二晶体管的第二源/漏极连接至第二电位，该第二晶体管的栅极连接至该第一开关信号，其中当该第一晶体管导通时该第二晶体管不导通，该第一晶体管不导通时该第二晶体管导通。5.根据权利要求4所述的数字感测电路，其特征是当该第一晶体管与该第二晶体管的类型不同，则该第一开关信号与该第二开关信号相同，当该第一晶体管与该第二晶体管的类型相同，则该第二开关信号为该第一开关信号的反相。6.根据权利要求5所述的数字感测电路，其特征是该第一开关信号与该第二开关信号为时钟脉冲信号，该数字感测电路利用该时钟脉冲信号的责任周期，来调整该第一晶体管与该第二晶体管个别的导通时间。7.根据权利要求4所述的数字感测电路，其特征是该第一电位与该第二电位皆为地电位。8.根据权利要求1所述的数字感测电路，其特征是该感测区块电路包括第三晶体管，该第三晶体管的第一源/漏极连接至第三电位，该第三晶体管的栅极连接至第三开关信号；以及第四晶体管，该第四晶体管的第一源/漏极连接至该第三晶体管的第二源/漏极，该第四晶体管的第二源/漏极连接至第一电位，该第四晶体管的栅极连接至该电压信号，其中当该第三晶体管不导通时，该第四晶体管的第一源/漏极输出该有机存储器内的该位单元所储存的位信息。9.根据权利要求8所述的数字感测电路，其特征是该感测区块电路还包括第五晶体管，该第五晶体管的第一源/漏极连接至该第三电位，该第五晶体管的栅极连接至该第四晶体管的第一源/漏极；以及第六晶体管，该第六晶体管的第一源/漏极连接至该第五晶体管的第二源/漏极，该第六晶体管的第二源/漏极连接至该第一电位，该第六晶体管的栅极连接至该第五晶体管的栅极，且该第五晶体管与该第六晶体管的类型不同，该第六晶体管的第一源/漏极输出该有机存储器内的该位单元所储存的位信息。10.根据权利要求9所述的数字感测电路，其特征是该第五晶体管为P型晶体管，该第六晶体管为N型晶体管。11.根据权利要求10所述的数字感测电路，其特征是该第一电位为地电位，该第三电位为电源电位。12.根据权利要求1所述的数字感测电路，其特征是该感测区块电路还连接至取样及保持电路，用以整型输出该有机存储器内的该位单元所储存的位信息。13.根据权利要求1所述的数字感测...

【专利技术属性】
技术研发人员：许世玄，张维仁，林展瑞，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：71[中国|台湾]