半导体器件及其制造方法技术

本发明专利技术涉及一种装载在支撑基板上的半导体元件及其制造方法，而且提供如下的半导体器件及其制造方法：在上述半导体元件中被选择的外部连接用电极焊盘，经由设置在上述支撑基板上的开口或切口而导出到上述支撑基板的另一侧主面，与配置在上述支撑基板的另一侧主面上的配线层电连接，并且涉及可使半导体器件更小型化的结构及其制造方法。（*该技术在2024年保护过期，可自由使用*）

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及在一张支撑基板上平面的装载多个半导体元件的半导体器件、及其制造方法。
技术介绍
例如，BGA(球栅阵列)、LGA(平面栅格阵列)等半导体器件的结构为，将半导体元件装载在支撑基板上。在附图说明图1中将该BGA型的半导体器件作为半导体器件1A来表示。如该图所示，BGA型的半导体器件1A的结构为，在支撑基板3A的一侧主面(表面)装载半导体元件2A的同时，在另一侧主面(背面)上具有外部连接用电极6。半导体元件2A和形成在支撑基板3A的表面的焊盘4通过引线5相连接。另外，如图2所示，在支撑基板3A的表面形成有一端与焊盘(Pad)4相连接的配线7。该配线7的另一端经由通孔15而连接至形成在支撑基板3A的背面的外部连接用电极6。在该外部连接用电极6上配设有构成外部连接端子的焊球。在以往的半导体器件中，如上述图1所示的半导体器件1A那样，一般的结构为，在一张支撑基板3A上装载及配设一个半导体元件2A。因此，半导体元件2A的配设位置置于易于进行配线7的布线的支撑基板3A的中央位置。然而，近年来，需求便携式信息设备等电子设备的小型化及高性能化，而需要更为小型并且高性能以及/或者大容量的半导体器件。因此，提供有MCM(多芯片组件)、SiP(系统级封装)等在一张支撑基板上装载多个半导体元件的半导体器件(例如，参照JP特开2000-196008号公报)。该SiP型的半导体器件1B如图3所示。在该图所示的例子中，在支撑基板3B的一侧主面上，在半导体元件2A之外还并排装载及配设有半导体元件2B。这里，半导体元件2A例如为微处理器等的逻辑芯片，半导体元件2B例如为闪存等的存储芯片。一般要求更高性能的半导体元件2A的外部连接端子焊盘的数目比规格化的半导体元件2B的外部连接端子焊盘的数目多。任何的半导体元件2A、2B都通过引线5而连接至形成在支撑基板3B上的焊盘4。此时，由于在一张支撑基板3B的同一平面上装载多个半导体元件2A、2B，使支撑基板3B上的半导体元件2A的位置为从中央偏移了的位置。专利技术的公开专利技术所要解决的课题如上所述，图4表示在半导体元件2A的装载位置从支撑基板3B的中央偏移时形成在支撑基板3B上的配线7的布线状态。如该图所示，通过在支撑基板3B上配设两个半导体元件2A、2B，所以形成在支撑基板3B上的配线7的布线也变得紧密。并且，在图中箭头X所指的区域，即半导体元件2A与支撑基板3B的边缘部接近的区域，可对配线7进行布线的区域变得狭窄(以下，将可在基板上进行配线的布线的区域称为配线布线区域)。对此，用图5～图7进行说明。图5表示半导体元件2A的上表面。该半导体元件2A为矩形，在其四边的外周(以下，将各边称为外周第一边11A～外周第四边11D)附近，与外周第一边11A～外周第四边11D对应并与外周第一边11A～外周第四边11D平行的配设有多个外部连接用焊盘10。图6表示将该半导体元件2A装载及配设在支撑基板3A的中央时的半导体器件1A上的配线布线区域。如该图所示，与半导体元件2A的外周四边对应在支撑基板3A上设定四个配线布线区域。即，形成与外周第一边11A对应的配线布线区域12A、与外周第二边11B对应的第二配线布线区域12B、与外周第三边11C对应的第三配线布线区域12C、以及与外周第四边11D对应的第四配线布线区域12D(以下，将第一～第四配线布线区域12A～12D简称为第一～第四区域12A～12D)。如图6所示的半导体器件1A那样，半导体元件2A配置在支撑基板3A的中央时，第一～第四区域12A～12D可以设定为大致相等的面积。因此，可以在第一～第四区域12A～12D大致均等的对支撑基板3A上的配线7进行布线，从而能够可靠的进行配线7的布线。与此相对，如半导体器件1B那样，当半导体元件2A的配设位置从支撑基板的中央偏移时，第一～第四区域12A～12D的面积变得不均，如图7所示，在半导体元件2A偏向右侧时，第三区域13C的面积最大，第一区域13A的最小。因此，在最狭小的第一区域13A对与第三区域13C相同程度数目的配线7进行布线时，其设计以及其形成变得困难。另外，为了避免这种情况，考虑使第一区域13A的面积进一步变大，但此时会导致支撑基板3B的面积增加，而不能达到半导体器件1B的小型化的要求。另一方面，如图8以及图9所示，作为解决该问题点的方法，还可以执行下述方法，即，使支撑基板3C多层化，形成层间连接用通孔20以及配线层21，并且以倒装片(倒置)状态将半导体元件2A装载到该支撑基板上。根据该结构，可以在半导体元件的正下方配设外部连接用焊盘，从而能够抑制及减低所导致支撑基板的面积扩大。然而，很难使使形成在支撑基板上的通孔(VIA)的间隙(P1)与形成在半导体元件2A上的焊盘10的焊盘间隙(P2)相对应，另外因成为多层结构还会导致支撑基板的价格上升。用于解决课题的手段本专利技术的总的目的在于，提供一种能够解决这样以往的技术问题的、改良有用的。本专利技术更为具体的目的在于，提供一种半导体器件的结构及其制造方法，该半导体器件能够不拘于支撑基板上的半导体元件的装载及配设位置，而力求使配线的布线容易化，并且更为小型化。为了实现该目的，在本专利技术中，提供一种半导体器件，具有支撑基板、和装载在上述支撑基板的一方的主面上的半导体元件，其特征在于，在上述半导体元件中选择的电极焊盘经由设在上述支撑基板上的开口或切口，导出到上述支撑基板的另一方的主面，与设在上述支撑基板的另一方的主面上的配线层电连接。另外，在上述专利技术中，也可以成为如下结构，即，上述开口或切口配设在上述支撑基板的被选择的边的边缘部附近、或角部附近。另外，在上述专利技术中，也可以成为如下结构，即，上述开口或切口配设多个在上述支撑基板的被选择的多条边的边缘部附近、或多个角部附近。另外，在上述专利技术中，也可以成为如下结构，即，在上述半导体元件中选择的电极焊盘通过引线连接到支撑基板的另一侧主面的焊盘，从而与上述配线层实现电连接到上述配线层，其中，上述引线是通过上述开口或上述切口的引线。另外，在上述专利技术中，也可以成为如下结构，即，通过上述半导体元件以及上述开口或切口的引线被树脂密封。另外，在上述专利技术中，也可以成为如下结构，即，密封上述引线的树脂具有向上述支撑基板的另一侧主面突出的突出部，上述突出部从上述支撑基板的高度，设定为低于外部端子从上述支撑基板的高度，其中，上述外部端子设置在上述支撑基板的另一侧主面。另外，在上述专利技术中，也可以成为如下结构，即，在上述支撑基板的另一侧主面的配线层形成有外部端子。另外，为了实现上述目的，在本专利技术涉及半导体器件的制造方法中，其特征在于，包括以下工序形成选择性的配设有配线层以及开口或切口的支撑基板的工序；以使半导体元件的电极焊盘与上述开口对置的方式，在上述支撑基板的一侧主面上装载半导体元件的工序；使上述电极焊盘通过上述开口而与配设在上述支撑基板的另一方的主面的配线层电连接的工序。另外，在上述专利技术中，也可以在形成支撑基板的工序中，在上述支撑基板的被选择的边的边缘部附近、或角部附近形成上述开口或切口。另外，在上述专利技术中，也可以在上述电极焊盘连接到配线层的工序之后，还包括用树脂密封上述半导体元件以及上述焊盘与上述配线层的连接部的工序。另外，在上述发本文档来自技高网...

【技术保护点】
一种半导体器件，具有支撑基板、和装载在上述支撑基板的一侧主面上的半导体元件，其特征在于，在上述半导体元件中被选择的电极焊盘经由设置在上述支撑基板上的开口或切口而被导出到上述支撑基板的另一侧主面，从而与配设在上述支撑基板的另一侧主面上的配线层电连接。

【技术特征摘要】
【国外来华专利技术】1.一种半导体器件，具有支撑基板、和装载在上述支撑基板的一侧主面上的半导体元件，其特征在于，在上述半导体元件中被选择的电极焊盘经由设置在上述支撑基板上的开口或切口而被导出到上述支撑基板的另一侧主面，从而与配设在上述支撑基板的另一侧主面上的配线层电连接。2.如权利要求1所述的半导体器件，其特征在于，上述开口或切口配设在上述支撑基板的被选择的边的边缘部附近、或角部附近。3.如权利要求2所述的半导体器件，其特征在于，上述开口或切口在上述支撑基板的被选择的多条边的边缘部附近、或多个角部附近配设有多个。4.如权利要求1所述的半导体器件，其特征在于，在上述半导体元件中被选择的电极焊盘通过引线连接到支撑基板的另一侧主面的焊盘，从而与上述配线层电连接，其中，上述引线是通过上述开口或上述切口的引线。5.如权利要求1所述的半导体器件，其特征在于，上述半导体元件以及通过上述开口或切口的引线被树脂密封。6.如权利要求5所述的半导体器件，其特征在于，密封上述引线的树脂具有向上述支撑基板的另一侧主面突出的突出部，上述突出部从上述支撑基板的高度，设定为低于外部端子从上述支撑基板的高度，其中，上述外部端子设置在上述支撑基板的另一侧主面。7.如权利要求1所述的半导体器件，其特征在于，在上述支撑基板的另一侧主面的配线层...

【专利技术属性】
技术研发人员：藤泽哲也，小泽要，佐藤光孝，
申请(专利权)人：富士通半导体股份有限公司，
类型：发明
国别省市：JP[日本]