电可擦可编程非易失性存储装置与阵列及其操作方法制造方法及图纸

本发明专利技术提供一种电可擦可编程非易失性存储装置与阵列及其操作方法。存储单元包括储存晶体管以及设置于Ｎ型传导阱区的注入器。阱区设置于Ｐ型传导半导体基底中。储存晶体管包括源极、漏极、通道以及电荷储存区。具有Ｐ型传导的源极与漏极设置于阱区中，上述源极与漏极之间定义为阱区的通道。电荷储存区设置于通道上，且透过绝缘体与通道隔离。本发明专利技术更提供一种操作存储单元的方法，包括电子注入装置，电子透过绝缘体从通道注入电荷储存区；以及空穴注入装置，空穴透过阱区、通道以及绝缘体从注入器注入电荷储存区。存储单元可透过传统逻辑ＣＭＯＳ制程来实现。

【技术实现步骤摘要】

本专利技术有关于一种非易失性存储器，特别是有关于一种电可编程只读存储器(Electrically Programmable Read OnlyMemories，EPROM)以及电可擦可编程只读存储器(ElectricallyErasable Programmable Read Only Memories，EEPROM)。更特别的是，本专利技术有关于一种存储单元结构，以及在执行擦除操作时，通过将空穴注入浮动栅或非易失性存储单元的电荷储存区而改变电荷状态的方法。
技术介绍
本领域技术人员皆了解，非易失性半导体存储单元具有电荷储存的能力。存储单元的状态根据储存于存储单元的电荷而定义。一般而言，存储单元的状态可以为二阶(two-level)或大于二阶(适用于多阶储存状态(multi-level states storage))。对电荷储存机制(scheme)来说，存储单元通常分为两种主要的类型。第一类型的存储器是以传导区或半导体区当作储存区。储存区与周围的电极电性隔离，但又透过储存绝缘体(insulator)与周围的电极电容耦合。储存在这种存储器中的电荷平均分布于传导区。具有这种电荷储存机制的存储单元通常叫做浮动栅(floatinggate)存储单元。一般来说，浮动栅存储单元可以为单栅(single-gate)形态、分离栅(split-gate)形态、堆迭栅(stack-gate)形态、或是上述形态的任意组合。第二类型的存储器是将电荷储存于多个分散的储存区，例如适当的介电材料中的捕捉中心(trapping center)(又叫做捕捉介电材料(trapping dielectric))。介电材料的捕捉中心中的储存区与周围的电极电性隔离，但又透过储存绝缘体与周围的电极电容耦合。具有这种储存机制的存储单元通常又叫做电荷捕获(charge-trapping)存储单元。储存区还可以是纳米晶体(nanocrystal)的形式，具有这种储存机制的存储单元通常又叫做纳米晶体存储单元。由于具有这些类型储存机制的存储单元不具有浮动栅，因此相较于浮动栅存储单元，这些类型的存储单元提供许多方面的优势，例如可忽略介于两个相邻单元之间的干扰，以及降低制程的复杂度。此外，在这些类型的存储单元中的电荷可以储存在局部储存区(localized site)(例如储存介电质的捕捉中心(traps)或是纳米晶体)。因此，这些类型的存储单元及纳米晶体存储单元还具有下列优点，当储存介电质或是周围介电质发生局部崩溃(local breakdown)时，储存于其他局部储存区的电荷仍然可被保留。相较于其他形态的存储单元，单栅存储器的优点为具有较简单的制造步骤。单栅存储单元可以通过与传统CMOS一样简单的制程而制造出来，因此制造单栅存储单元的制造成本较低，并且可轻易的嵌入CMOS逻辑产品中。这样的非易失性存储单元已于美国专利公开申请第2004/0109364 A1号与第2004/0109380 A1号，美国专利第6,617,637号，以及美国专利公开申请第2004/0061168 A1号中公开(上述公开资料作为参考资料)。接下来将说明先前技术的缺点。本专利技术是提供单元结构及其操作方法，以克服先前技术的缺点。了解本专利技术的最佳方法是为了解先前技术所公开的存储单元是如何建构，以及在执行编程与擦除操作时，其存储单元是如何操作。因此，此处将简短的介绍先前技术的单元结构及其操作方法。在美国专利公开申请第2004/0109364 A1号与第2004/0109380 A1号中公开存储单元的结构及其编程操作与擦除操作的方法。图1是显示先前技术的存储单元100的结构剖面图。单元100包括设置于N型阱区(n-Well)中的第一P型金属氧化物半导体场效应晶体管(p-type metal-oxide semiconductor field-effect-transistors，p-FET)10与第二P型金属氧化物半导体场效应晶体管12。p-FET 10透过共用区16串联耦接至p-FET 12，第一p-FET 10的栅极作为选择栅(select gate，SG)18，而第二p-FET12的栅极作为用以储存电荷载流子(charge carrier)的浮动栅FG20。第一p-FET 10的源极区22耦接至具有源极线电压24的源极线。同样的，第二p-FET 12的漏极区26耦接至具有位元线电压28的位元线。在存储单元的操作期间，存储单元100的SG 18耦接至具有适当电压的选择栅电压30。存储单元的编程操作透过将通道空穴32在通道中加速至高能，以产生碰撞通道热电子34(impacted channel hot electron，ICHE)并且将其注入浮动栅20。对重复编程而言，存储单元需要透过紫外光处理而将存储单元的内容擦除。因此，此存储单元应用于通常为本领域技术人员皆知道的EPROM的装置中。在存储单元的操作期间(例如编程操作与读取操作)，N型阱区14受到不同于接地电压的偏压。因此，尽管先前技术中没有说明，N型阱区14必然形成于P型阱区或是P型基底中。这种具有N型阱区设置于P型半导体基底中的存储单元可透过传统CMOS制程而制造。然而，即使擦除操作仅需要改变一个位元组的内容，此操作仍必须透过紫外光处理来擦除整个存储装置。此外为了使用紫外光处理执行擦除操作，存储装置必须从电路板上移除。紫外光处理的过程非常的冗长并且造成产品应用上的不便。在美国专利第6,617,637号中公开EEPROM的单元结构以及操作方法(上述公开资料作为参考资料)。EEPROM的结构与图1的结构相似，除了相邻于浮动栅的漏极包括具有高掺杂浓度的N型区形成于浅掺杂P型区中。存储单元的编程操作为将ICHE注入浮动栅；而存储单元的擦除操作为将空穴以带对带穿隧(band-to-band tunneling，BTBT)的方式注入浮动栅。存储单元的结构与操作方法需要具有比N型区更深且比N型阱区更浅的冶金接面(metallurgical junction)深度的P型区，以将N型区与N型阱区隔离。由于此种存储单元需要一个较浅的P型区(或是较深的N型阱区)的特性，因此不适合使用传统CMOS制程来制造此存储单元，且上述较浅的P型区(或是较深的N型阱区)并不适用于传统CMOS的基线(base line)制程。美国专利第5,736,764号公开EEPROM的单元结构及其操作方法(上述公开资料作为参考资料)。此专利所公开的EEPROM单元除了在单元的结构中增加用以操作单元的控制栅，其包括与图1的单元结构类似的以p-FET为基础的单元结构。单元透过将ICHE注入浮动栅而执行编程操作；且透过Fowler-Nordheim穿隧机制将电子从浮动栅中移除而执行擦除操作。具有P型扩散层的控制栅为操作单元的必要元件。此专利所公开的EEPROM单元具有可电性擦除的能力，以克服美国专利申请第2004/0109364 A1号与2004/0109380 A1号所公开的存储单元的缺点。然而，P型扩散层必须设置于部分浮动栅的下方，以有效的执行控制栅的功能。由于这样的P型扩散无法在传统CMOS制程中得到，因此单元的结构无法以传统CMOS制程来实现。此外，由于控制栅占据本文档来自技高网...

【技术保护点】
一种电可擦可编程非易失性存储装置，包括：一Ｐ型传导半导体材料的一基底；一Ｎ型传导的一阱区，设置于上述基底中；一注入器，具有设置于上述阱区中的一Ｐ型区；以及一储存晶体管，具有上述Ｐ型传导的一源极与一漏极，形成于 上述阱区中，上述阱区具有介于上述源极与漏极之间的一通道，以及设置于上述通道上的一电荷储存区，其中上述电荷储存区透过一绝缘体与上述通道隔离。

【技术特征摘要】
1.一种电可擦可编程非易失性存储装置，包括一P型传导半导体材料的一基底；一N型传导的一阱区，设置于上述基底中；一注入器，具有设置于上述阱区中的一P型区；以及一储存晶体管，具有上述P型传导的一源极与一漏极，形成于上述阱区中，上述阱区具有介于上述源极与漏极之间的一通道，以及设置于上述通道上的一电荷储存区，其中上述电荷储存区透过一绝缘体与上述通道隔离。2.根据权利要求1所述的电可擦可编程非易失性存储装置，其特征在于，上述注入器相邻于上述通道，并且透过一场氧化层与上述通道隔离。3.根据权利要求1所述的电可擦可编程非易失性存储装置，其特征在于，上述电荷储存区包括多晶硅、具有一半导体材料的多个空间分离的纳米晶体的介电层以及具有多个电荷储存捕捉区的介电层中的一个。4.根据权利要求1所述的电可擦可编程非易失性存储装置，其特征在于，上述通道为一第一通道，该装置更包括一选择晶体管，具有上述P型传导的一源极与一漏极，形成于上述阱区中，上述阱区具有介于上述源极与漏极之间的一第二通道，以及设置于上述第二通道上的一栅极，其中上述栅极透过一绝缘体与上述第二通道隔离，其中上述选择晶体管的源极电性连接至上述储存晶体管的漏极。5.根据权利要求1所述的电可擦可编程非易失性存储装置，其特征在于，更包括一电子注入装置，用以透过上述绝缘体将电子从上述通道注入上述电荷储存区；以及一空穴注入装置，用以透过上述阱区、通道以及绝缘体，将空穴从上述注入器注入上述电荷储存区。6.一种存储装置操作方法，适用于操作一电可擦可编程非易失性存储装置的一存储单元，上述存储装置包括至少一上述存储单元，且每一个上述存储单元具有一P型传导半导体材料的一基底，设置于上述基底中的一N型传导的一阱区，设置于上述阱区中具有上述P型区的一注入器，设置于上述阱区中具有上述P型传导的包括一源极与一漏极的一储存晶体管，设置于上述源极与漏极之间的阱区的通道，以及设置于上述通道上方的一电荷储存区，且上述电荷储存区透过一绝缘体与上述通道隔离，该操作方法包括对上述注入器的P型区施加一第一电压；对上述阱区施加一第二电压；对上述源极与漏极中的至少一个施加一第三电压，以于上述通道中形成一反向层；其中上述第一电压相较于上述第二电压为相对足够大的电压，且上述第二电压相较于上述第三电压为相对足够大的电压，以将空穴透过上述阱区、通道以及绝缘体从上述注入器注入上述电荷储存区中。7.根据权利要求6所述的存储装置操作方法，其特征在于，更包括对上述阱区施加一第四电压；对上述源极施加一第五电压；对上述漏极施加一第六电压；其中上述第六电压相较于上述第四电压为相对足够小的电压，以将电子透过上述绝缘体从上述通道注入上述电荷储存区。8.根据权利要求6所述的存储装置操作方法，其特征在于，上述第三电压比上述电荷储存区的电压大至少上述储存晶体管的临界电压。9.根据权利要求6所述的存储装置操作方法，其特征在于，上述第一电压与第二电压为正电压，且上述第三电压为接地电压。10.根据权利要求6所述的存储装置操作方法，其特征在于，上述储存晶体管具有介于上述绝缘体与阱区之间的一空穴势垒高度，且其中一单位电荷以及上述第二电压与第三电压之间的一电压差的乘积大于或等于上述空穴势垒高度。11.根据权利要求10所述的存储装置操作方法，其特征在于，上述绝缘体为一氧化层，且上述电压差介于4伏特至6伏特的范围之间。12.根据权利要求6所述的存储装置操作方法，其特征在于，上述存储单元以及电压提供一自我限制机制，用以避免空穴过度注入至上述电荷储存区，因此可避免上述存储单元发生过度擦除的...

【专利技术属性】
技术研发人员：王知行，
申请(专利权)人：王知行，
类型：发明
国别省市：US[美国]