非易失性存储器件及其操作方法技术

提供了一种非易失性存储器件以及操作所述非易失性存储器件的方法。该非易失性存储器件包括开关器件和连接至所述开关器件的存储节点，其中，所述存储节点包括：连接至所述开关器件的下部金属层；依次叠置于所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层。

【技术实现步骤摘要】

本专利技术涉及一种半导体存储器件，更具体而言，涉及一种。
技术介绍
诸如动态随机存取存储(DRAM)器件的易失性存储器件具有集成度高、功耗低、制造工艺清洁的优点。但是，在切断电源时，易失性存储器件将失去所有的存储数据。诸如闪速存储器件的常规非易失性存储器件具有擦除电压高、集成密度低和运行速度慢的缺点。但是，即使中断电源，常规非易失性存储器件也不会擦除存储的数据。随着Internet的普及以及Internet技术的发展，有用的重要信息也在增长。为了可靠地存储信息，增大了对具有易失性存储器件和非易失性存储器件的优点的储存器件的需求。诸如铁电随机存取存储(FRAM)器件、磁随机存取存储(MRAM)器件、相变随机存取存储(PRAM)器件和电阻随机存取存储(RRAM)器件等的非易失性存储器件正处于开发当中，并且已经有人进行了对其商业化的尝试。诸如FRAM器件、MRAM器件、PRAM器件和RRAM器件的非易失性存储器件能够获得DRAM器件的集成密度，具有与DRAM器件类似的工作特性，并且即使断电也能保持存储数据。而且，能够通过半导体存储器件的常规制造工艺制造诸如FRAM器件、MRAM器件、PRAM器件和RRAM器件的非易失性存储器件。就存储节点的构成而言，FRAM器件、MRAM器件、PRAM器件和RRAM器件彼此不同。FRAM器件的存储节点包括上部和下部电极以及铁电物质。MRAM器件的存储节点包括上部和下部磁层以及位于上部和下部磁层之间的隧穿膜。上部和下部磁层之一是磁极化具有固定方向的被钉扎层(pinned layer)，另一个是磁极化根据外磁场具有与被钉扎层相同或相反的方向的自由层。PRAM器件的存储节点包括上部和下部电极、位于上部和下部电极之间的相变层以及连接下部电极和相变层的下部电极接触层。RRAM器件的存储节点包括上部和下部金属层以及位于上部和下部金属层之间的绝缘层(电阻层)。由存储节点内数据基本记录于其上的材料层的电流-电压特性产生了非易失性存储器件的工作特性。例如，RRAM器件的存储节点的绝缘层根据初始外加电压而具有不同的电阻特性。在施加擦除电压之前，即使切断电源，所述的不同的电阻特性也不会改变。尽管RRAM器件具有非易失性存储器件的特性，但是他们的再现性(reproducibility)差，单元之间的电阻差异(deviation)高、上部电极容易损坏，并且，尤为重要的是不能存储多位数据。也就是说，常规RRAM器件能够记录1位数据。
技术实现思路
本专利技术提供了一种能够记录多位数据的非易失性存储器件。本专利技术还提供了一种操作所述非易失性存储器件的方法。根据本专利技术的一方面，提供了一种包括开关器件和连接至所述开关器件的存储节点的非易失性存储器件，其中，所述存储节点包括连接至所述开关器件的下部金属层；依次叠置于所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层。所述第一和第二绝缘层可以是氧化铝膜。所述上部金属层可以是具有低功函数的金属层。所述上部金属层可以是金(Au)层。所述纳米层可以是从下述集合中选出的一种C60层、C70层、C76层、C86层和C116层。根据本专利技术的另一方面，提供了一种操作包括开关器件和存储节点的非易失性存储器件的方法，其中，所述存储节点包括连接至所述开关器件的下部金属层以及依次叠置在所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层，所述方法包括保持所述开关器件导通；并且在所述上部和下部金属层之间施加负电位。所述负电位可以是写入电位，并且是至少四个不同的负电位之一。所述方法还可以包括在施加所述负电位之后，在所述上部和下部金属层之间施加正电位。所述正电位可以是读取电位。可以通过在所述上部和下部金属层之间施加所述正电位读取数据00、01、10或11。所述方法还可以包括在所述上部和下部金属层之间施加擦除电位。所述方法还可以包括在所述上部和下部金属层之间施加所述正电位并测量了所述非易失性存储器件的电阻之后，将测得的电阻与基准电阻比较。附图说明通过参照附图，对本专利技术的示范性实施例予以详细说明，本专利技术的上述特征和优势会变得更加明显，附图中图1是根据本专利技术的实施例的非易失性存储器件的截面图；以及图2、图3和图4是说明图1所示的非易失性存储器件的工作特性(电流-电压特性)的曲线图。具体实施例方式现在，将在下文中参考附图充分描述根据本专利技术的非易失性存储器件以及操作所述非易失性存储器件的方法，在附图中示出了本专利技术的示范性实施例。在附图中，为了清晰起见，夸大了层和区域的厚度。图1是根据本专利技术的实施例的非易失性存储器件(下文称为“存储器件”)的截面图。参考图1，在衬底40上形成彼此间隔开的第一和第二杂质区42和44。第一杂质区42可以是掺杂了P型或N型导电杂质的源极，第二杂质区44可以是掺杂了P型或N型导电杂质的漏极，反之亦然。栅极46设置于衬底40上的第一和第二杂质区42和44之间。栅极46以及第一和第二杂质区42和44可以是诸如晶体管的开关器件。可以在衬底40上形成覆盖栅极46的层间绝缘层48。在层间绝缘层48内形成通过其暴露第一杂质区42的接触孔50。以导电插塞(plug)52填充接触孔50。在层间绝缘层48上形成覆盖导电插塞52的存储节点100。存储节点100包括下部金属层60，下部金属层60覆盖导电插塞52以及一部分围绕导电插塞52的层间绝缘层48。存储节点100包括依次叠置在下部金属层60上的第一绝缘层62、中间金属层64、第二绝缘层66和上部金属层68。存储节点100包括位于上部金属层68上的纳米层70。上部金属层68可以是诸如金(Au)层的具有低功函数的金属层。第一和第二绝缘层62和66可以是具有预定厚度的氧化铝膜，例如，具有几纳米厚度的Al2O3. 纳米层70可以是富勒烯(Fullerene)层。所述富勒烯层可以是C60层、C70层、C76层、C86层或C116层。现在将参考电流-电压特性描述包括存储节点100的存储器件的电阻特性。如果在存储器件的存储节点100的上部和下部金属层68和60之间施加预定负电位，即向上部金属层68施加负电压，向下部金属层60施加正电压，那么存储器件将具有根据负电位改变的给定电流-电压特性。因此，如果在上部和下部金属层68和60之间施加的负电位为第一和第二负电位，那么存储器件将具有不同的第一和第二电流-电压特性。图2和图3中示出了不同的第一和第二电流-电压特性的例子。图2、图3和图4是说明图1所示的非易失性存储器件的工作特性(电流-电压特性)的曲线图。参考图2，三个曲线图表示存储器件的三种不同的电流-电压特性。第一曲线G1表示当在上部和下部金属层68和60之间施加第一负电位时存储器件的电流-电压特性。第二曲线G2表示当在上部和下部金属层68和60之间施加第二负电位时存储器件的电流-电压特性。第一负电位是当测得的电流为第一电流时的值。第二负电位是当测得的电流为第二电流时的值。第一电流为-1.0mA左右，第二电流为-2.0mA左右。基础曲线G0表示当在上部和下部金属层68和60之间施加初始零电位时存储器件的电流-电压特性。将基础曲线G0与第一和第二曲线G1和G2比较，存储器件在给定的正电压，例如，+3V下具有不同的本文档来自技高网...

【技术保护点】
一种包括开关器件和连接至所述开关器件的存储节点的非易失性存储器件，其中，所述存储节点包括：连接至所述开关器件的下部金属层；依次叠置于所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层。

【技术特征摘要】
KR 2006-2-17 15622/061.一种包括开关器件和连接至所述开关器件的存储节点的非易失性存储器件，其中，所述存储节点包括连接至所述开关器件的下部金属层；依次叠置于所述下部金属层上的第一绝缘层、中间金属层、第二绝缘层、上部金属层和纳米层。2.根据权利要求1所述的器件，其中，所述第一和第二绝缘层为氧化铝膜。3.根据权利要求1所述的器件，其中，所述上部金属层是具有低功函数的金属层。4.根据权利要求3所述的器件，其中，所述上部金属层为金层。5.根据权利要求1所述的器件，其中，所述纳米层是从下述集合中选出的一种C60层、C70层、C76层、C86层和C116层。6.一种操作包括开关器件和存储节点的非易失性存储器件的方法，其中，所述存储节点包括连接至所述开关器件的下部金属层以及依次叠...

【专利技术属性】
技术研发人员：文昌郁，李殷洪，赵重来，李升运，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]