一种形成晶格调谐半导体衬底的方法，包括如下步骤：在硅衬底（１０）的表面上限定可优先形成位错的条纹状区域（１６）；在所述条纹上生长第一ＳｉＧｅ层（１８），使得第一位错（２０）优先穿过所述条纹区域之间的第一ＳｉＧｅ层延伸，从而减轻在第一ＳｉＧｅ层中横切于所述条纹的方向上的应变；并且在所述第一ＳｉＧｅ层的顶部生长第二ＳｉＧｅ层，使得第二位错（２２）优先形成于所述第二ＳｉＧｅ层中，从而减轻在所述第二ＳｉＧｅ层中横切于第一方向（２０）的方向上的应变。由此形成的位错用于在两个相互横切的方向上对材料进行应力释放，并且在空间上分离，从而使这两套位错不能彼此互相作用。因此，大幅减小了螺旋位错密度和表面粗糙度，进而通过减少原子晶格的断裂来提高虚拟衬底的性能，其中原子晶格的断裂可能导致有源器件中的电子散射和电子运动速度的下降。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及晶格调谐半导体衬底的生产，更具体但并不专门地，涉及应力释放SiGe(硅/锗)“虚拟衬底”的生产，该“虚拟衬底”适于生长应变硅或SiGe激活层和未应变III-V半导体激活层，在这些层中可制造诸如MOSFET的有源半导体器件。
技术介绍
公知的是，在Si晶片上采用介于其间的应力释放SiGe缓冲层来外延地生长应变Si层，并在应变Si层中制造诸如MOSFET的半导体器件，以便提高半导体器件的性能。提供缓冲层是相对于下层Si衬底的晶格间距而增加晶格间距，并且所述缓冲层通常称为虚拟衬底。公知的是，在硅衬底上外延地生长硅和锗的合金(SiGe)以形成缓冲层。因为SiGe的晶格间距大于Si的通常晶格间距，因此如果缓冲层允许应力释放，则通过提供这种缓冲层就实现了所需的晶格间距增大。缓冲层的应力释放不可避免地包括在缓冲层中产生位错以减轻应变。这些位错通常从下层表面开始形成半环，这些半环扩张从而在应变界面处形成长位错。不过，贯通缓冲层深度而延伸的螺旋位错的产生不利于衬底的质量，因为这类位错可能形成不平坦的表面，并可导致在有源半导体器件中电子的散射。进一步，因为为了减轻SiGe层中的应变需要大量的位错，因此这些位错不可避免地彼此相互作用，从而导致螺旋位错的销栓(pinning)。另外，为了进一步的应力释放要求更多位错，这可能导致更高密度的螺旋位错。用于形成这种缓冲层的公知技术，例如在US5442205、US5221413、WO98/00857和JP6-252046中公开的那些，包括使层中的Ge组分线性地缓变，从而使应变界面散布在缓变区域上。这就意味着，所形成的位错也散布于缓变区域上，并因此不太可能相互作用。不过，这些技术受制于如下事实，即，位错的主要来源为倍增机制(multiplication mechanism)，在该倍增机制中，从相同的来源产生许多位错，并且这使得这些位错通常在同样的原子行进面(atomic glide plane)上团簇成群。来自这些位错群的应变场可导致虚拟衬底表面具有较大的波动，这既有害于虚拟衬底的质量，还具有限制螺旋位错的附加效应。WO04023536描述了如下一种技术，在该技术中，在硅表面上的平行氧化物条纹之间选择性地生长第一SiGe层，接着，在第一SiGe层的顶部生长第二SiGe层以使其长满氧化物条纹，由此形成了缓冲层，进而形成了连续的SiGe层。这种双层生长技术，使得在SiGe层中的应变通过生长面中产生于生长期间不同时间的两套独立的正交位错而得以减轻。在氧化物条纹中的选择性生长期间，位错优先从氧化物侧壁成核(nucleate)，并沿着氧化物窗的较窄尺寸行进。这些位错仅减轻与位错垂直的方向上的应变，而平行于位错的方向上保留全应变。应变沿一个方向完全减轻，而在其它方向上不被减轻，这时在氧化物条纹上继续生长第二层。这种保留的应变最终被其它位错机制减轻，这些位错机制导致在与氧化物条纹之间形成的位错垂直的各方向上形成位错。因为两套位错网络形成于SiGe层生长期间的不同时间，因此位错不能以导致螺旋位错阻塞或者不平坦表面产生的方式彼此相互作用。不过，由于上层的生长起晶(seed)于在氧化物条纹之间的多个起晶窗，因此该项技术会产生不平坦表面。这样，在上层生长期间需要经过抛光步骤来基本平整(planarise)表面。该平整步骤要求中断生长；从生长室去除衬底；化学机械抛光步骤；清洁步骤；然后将衬底装填回生长室中。这些步骤中的每一个均相当耗时，因此可能增加成本。
技术实现思路
本专利技术的目的是提供一种形成晶格调谐半导体衬底的方法，较之现有技术，该方法通过降低螺旋位错的密度而提高了性能。本专利技术提供了一种形成晶格调谐半导体衬底的方法，包括(a)在硅衬底(10)的表面限定平行的材料条纹(16)；(b)在包含所述材料条纹(16)的所述硅衬底的表面上生长一SiGe层(18)，使得所述层(18)在所述衬底的表面上连续地延伸，并且使得在所述层(18)中沿第一方向(20)产生第一位错，所述第一方向(20)横切于所述条纹(16)的延伸方向；和(c)在所述层(18)上进一步生长SiGe，使得沿横切于所述第一方向(20)的第二方向(22)产生第二位错。可以相信，这种技术能够生产带有极低水平螺旋位错的高质量SiGe虚拟衬底，即从每平方厘米低于106个位错至几乎没有螺旋位错的水平。这缘于如下事实，即，用于对SiGe材料进行应力释放的位错在两个彼此横切的方向上形成，并且在生长期间的不同时间形成，从而使得两套位错不能以产生贯穿SiGe材料深度而延伸的螺旋位错的方式彼此相互作用。结果，由于螺旋位错和表面波动被非常大幅度地降低，因此可以针对给定Ge组分产生更薄的虚拟衬底。这导致形成品质优良并且能够使能量更为容易地消散的虚拟衬底。虚拟衬底的表面粗糙度的降低致使后续处理更为直接，因为对表面的抛光可以被最小化或者完全省却，并且由于表面不平坦而导致的精确度损失被减至最小。所产生的虚拟衬底的质量使虚拟衬底例如可适用于专门的应用，例如在微电子领域中或者在完全CMOS集成系统中。在本专利技术中，可以调整用于位错成核的能量势垒(energy barrier)，从而在其它方向上的位错源变为激活之前只能在一个方向上产生位错。在图1所示的优选实施例中，由经过带有合适蚀刻区域的掩蔽材料的离子注入，来在平行的条纹状区域中产生次表层破坏。被破坏的条纹使得垂直于条纹区域的错配位错(misfit dislocation)能够先期形成。在该初始阶段期间，SiGe层将只在一个方向(垂直于所述错配位错)上变得应力释放。随着持续生长，由于横跨晶片随机成核的位错，SiGe层将在其它未减轻的方向上应力释放。因为随机产生的位错具有的激活能高于从离子破坏区域成核的位错的激活能，因此在生长的后期阶段将出现这些随机产生位错。因此，将减小或消除位错的交互作用，并且在沿着晶片的整个宽度上，螺旋位错应该能够不受阻碍地行进。应力释放过程被分为两个单独的阶段，其中第一阶段中的位错垂直于第二阶段中的位错，这就能够大幅减少与位错交互作用相关联的螺旋位错密度和表面粗糙度。另外，这些虚拟衬底的厚度的数量级可为数百纳米量级(与传统的线性缓变虚拟衬底为数微米形成了对比)，这对于热传导性、处理集成度和成本都具有积极影响。在图2所示的第二实施例中，位错也发生于两个独立的阶段中，其中在第一阶段中产生的位错的方向横切于在第二阶段中产生的位错。不过，在本实施例中，通过使用类似于以上优选实施例的掩膜而在硅衬底中蚀刻出平行的细槽，从而实现了位错在一个方向上先期产生。然后，例如使用CVD并结合氯化化学反应，在掩膜窗内的深沟槽中选择性地生长SiGe层，直至SiGe层与硅衬底的表面平齐。然后，去除所述掩膜，而在硅衬底上留下与硅表面平齐的细长平行SiGe条纹。然后，在硅衬底和SiGe条纹上方实现SiGe的非选择性生长，以便位错优先地从初始SiGe条纹成核。在SIGe条纹上方生长的SiGe的厚度必然大于在硅表面上方的厚度，导致所述条纹上的应变具有更高的水平，因此位错优先在这些区域成核。因此，位错将贯穿初始SiGe条纹之间的区域行进，从而导致沿着平行于所述条纹的方向上的应力释放。SiGe的进一步生长将导致位错沿平行于条纹的方向成核本文档来自技高网...
【技术保护点】
一种形成晶格调谐半导体衬底的方法，包括：（ａ）在硅衬底（１０）的表面限定平行的材料条纹（１６）；（ｂ）在包含所述材料条纹（１６）的所述硅衬底的表面上生长ＳｉＧｅ层（１８），使得所述层（１８）在所述衬底表面上连续地延伸，并且使得在所述层（１８）中沿第一方向（２０）产生第一位错，所述第一方向（２０）横切于所述条纹（１６）的延伸方向；和（ｃ）在所述层（１８）上进一步生长ＳｉＧｅ，使得沿横切于所述第一方向（２０）的第二方向（２２）产生第二位错。
【技术特征摘要】
【国外来华专利技术】GB 2004-9-22 0421036.51.一种形成晶格调谐半导体衬底的方法，包括(a)在硅衬底(10)的表面限定平行的材料条纹(16)；(b)在包含所述材料条纹(16)的所述硅衬底的表面上生长SiGe层(18)，使得所述层(18)在所述衬底表面上连续地延伸，并且使得在所述层(18)中沿第一方向(20)产生第一位错，所述第一方向(20)横切于所述条纹(16)的延伸方向；和(c)在所述层(18)上进一步生长SiGe，使得沿横切于所述第一方向(20)的第二方向(22)产生第二位错。2.根据权利要求1所述的方法，其中所述SiGe层(18)具有的Ge组分比率在所述层(18)中基本恒定。3.根据权利要求1所述的方法，其中所述SiGe层(18)具有的Ge组分比率在所述层中从第一水平增大到高于所述第一水平的第二水平。4.根据权利要求1、2或3所述的方法，其中所述SiGe层(18)的生长温度在从室温到1100℃的范围中，并且优选地在从500℃到1000℃的范围中。5.根据之前任意一项权利要求所述的方法，其中在升高后的温度下对所述SiGe层(18)进行退火，从而触发所述层(18)中应变的应力释放。6.根据之前任意一项权利要求所述的方法，其中所述SiGe层(18)的生长和在所述层(18)上SiGe的进一步生长构成单个连续生长过程的组成部分。7.根据之前任意一项权利要求所述的方法，其中硅衬底(10)表面处的所述材料条纹(16)由一掩膜(12)限定。8.根据权利要求7所述的方法，其中所述掩膜(12)由氧化物制成。9.根据之前任意一项权利要求所述的方法，其中硅衬底(10)表面处的所述...
【专利技术属性】
技术研发人员：蒂莫西约翰格拉斯比，阿达姆丹尼尔凯普韦尔，伊万胡贝特克需斯韦尔帕克，
申请(专利权)人：高级硅有限公司，
类型：发明
国别省市：GB[英国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。