NMOS管触发双向硅控整流器制造技术

本发明专利技术提供了一种NMOS管触发双向硅控整流器，包括：衬底；第一N阱、P阱及第二N阱，从左至右依次排列于所述衬底上方；第一NMOS管，包括N型栅极及位于所述N型栅极两侧的N型源/漏区；两个P型掺杂区，分别位于所述第一N阱和所述第二N阱中；静电脉冲侦测电路，具有控制端口及两个电压端口，每个所述电压端口分别与对应的所述N型源/漏区及对应的所述P型掺杂区电性连接，所述控制端口与所述N型栅极电性连接以向所述N型栅极输出控制电压控制所述第一NMOS管的通断；本发明专利技术降低了双向硅控整流器的触发电压，提高了其适用性。提高了其适用性。提高了其适用性。

【技术实现步骤摘要】
NMOS管触发双向硅控整流器


[0001]本专利技术涉及集成电路
，尤其涉及一种NMOS管触发双向硅控整流器。

技术介绍

[0002]在集成电路防静电保护设计中，防静电保护设计窗口一般取决于器件的工作电压和内部受保护电路的栅氧化层的厚度，然而防静电保护设计窗口根据器件的工作电压和内部受保护电路的栅氧化层的厚度设计后，往往会发现器件的触发电压超出了防静电保护设计窗口，若是将该器件直接用于防静电保护设计，易导致器件的栅氧化层发生可靠性问题。例如以55nm工艺平台为例，核心器件(MOSFET)的工作电压为1.2V，栅氧化层的厚度为所以将核心器件的防静电保护设计窗口通常设计为1.32V～5.2V，通过测量得知核心器件的触发电压为6.7V，超出核心器件的防静电保护设计窗口，如果将该核心器件直接用于防静电保护设计，则易导致该核心器件的栅氧化层发生可靠性问题。
[0003]图1为NMOS管触发双向硅控整流器。在现有技术中提出了一种NMOS管触发双向硅控整流器，请参考图1，器件包括第一电压端口A、第二电压端口K及控制端口D，第一电压端口A和第二电压端口K之间具有电压差，第一电压端口A可以接正压/接地，第二电压端口K则可以接地/接正压，控制端口D为NMOS管的栅极，该器件具备面积小、触发电压小及二次击穿电流高的特性，适用于低压器件的防静电保护设计。然而，当应用于IO端对地的防静电保护设计时，当一电压端口接地，静电脉冲施加于另一电压端口时，NMOS管的栅极实际上属于浮接的状态，在一般的应用场景中，可以认为此时NMOS管的栅极处于低电位。但是在一些高辐射环境中，由于NMOS管的栅极与电源VDD连接，而NMOS管的栅极易收到辐射的影响，导致NMOS管的栅极的电位变得不稳定，从而造成NMOS管的误触发或触发不及时导致器件的损伤或功能缺失。所以需要设计一个静电脉冲侦测电路，精确控制静电脉冲来临时施加在控制端口D上的电压以防止NMOS管的误触发或者触发不及时导致器件的损伤或功能缺失。

技术实现思路

[0004]本专利技术的目的在于提供一种NMOS管触发双向硅控整流器，降低了双向硅控整流器的触发电压，提高了其适用性。
[0005]为了达到上述目的，本专利技术提供了一种NMOS管触发双向硅控整流器，包括：
[0006]衬底；
[0007]第一N阱、P阱及第二N阱，从左至右依次排列于所述衬底上方；
[0008]第一NMOS管，包括N型栅极及位于所述N型栅极两侧的N型源/漏区，所述N型栅极位于所述P阱上方，且所述N型栅极两侧的N型源/漏区分别位于所述第一N阱与所述P阱的交界处和所述第二N阱与所述P阱的交界处；
[0009]两个P型掺杂区，分别位于所述第一N阱和所述第二N阱中，且每个所述P型掺杂区与对应的所述N型源/漏区通过沟槽隔离结构隔离开；
[0010]静电脉冲侦测电路，具有控制端口及两个电压端口，每个所述电压端口分别与对
应的所述N型源/漏区及对应的所述P型掺杂区电性连接，两个所述电压端口之间具有电压差，所述控制端口与所述N型栅极电性连接以向所述N型栅极输出控制电压控制所述第一NMOS管的通断。
[0011]可选的，所述静电脉冲侦测电路包括第一RC电路、第二RC电路、第二NMOS管及第三NMOS管，其中，所述第一RC电路包括串联的第一电阻和第一电容，所述第二RC电路包括串联的第二电阻和第二电容；所述第二NMOS管的栅极连接在所述第二电阻和所述第二电容之间，所述第三NMOS管的栅极连接在所述第一电阻和所述第一电容之间，所述第二NMOS管的漏极及所述第三NMOS管的漏极相连后构成所述控制端口；所述第一电阻、所述第二电容及所述第二NMOS管的源极相连后构成一个所述电压端口；所述第一电容、所述第二电阻及所述第三NMOS管的源极相连后构成另一个所述电压端口。
[0012]可选的，所述静电脉冲侦测电路包括第一RC电路、第二RC电路、第一PMOS管及第二PMOS管，其中，所述第一RC电路包括串联的第一电阻和第一电容，所述第二RC电路包括串联的第二电阻和第二电容；所述第一PMOS管的栅极连接在所述第一电阻和所述第一电容之间，所述第二PMOS管的栅极连接在所述第二电阻和所述第二电容之间，所述第一PMOS管的漏极及所述第二PMOS管的漏极相连后构成所述控制端口；所述第一电阻、所述第二电容及所述第一PMOS管的源极相连后构成一个所述电压端口，所述第一电容、所述第二电阻及所述第二PMOS管的源极相连后构成另一个所述电压端口。
[0013]可选的，所述第一电阻和所述第二电阻的电阻值相等，所述第一电容和所述第二电容的电容值相等。
[0014]可选的，所述第一RC电路的时间常数和所述第二RC电路的时间常数均为1nS～10nS。
[0015]可选的，所述第一电阻和所述第二电阻的电阻值为1KΩ～10KΩ，所述第一电容和所述第二电容的电容值为0.2pF～2pF。
[0016]可选的，所述触发电压根据所述第一NMOS的N型栅极的长度、所述P阱的掺杂浓度、所述第一RC电路的时间常数及所述第二RC电路的时间常数得到。
[0017]可选的，一个所述电压端口接地，另一个所述电压端口接正压。
[0018]可选的，所述第一N阱、所述P阱及所述第二N阱的深度均大于所述N型源/漏区及所述P型掺杂区的深度。
[0019]可选的，所述第一N阱、所述P阱及所述第二N阱的深度均大于所述沟槽隔离结构的深度。
[0020]在本专利技术提供的NMOS管触发双向硅控整流器中，第一NMOS管包括N型栅极及位于N型栅极两侧的N型源/漏区，N型栅极位于P阱上方，且N型栅极两侧的N型源/漏区分别位于第一N阱与P阱的交界处和第二N阱与P阱的交界处；两个P型掺杂区分别位于第一N阱和第二N阱中，且每个P型掺杂区与对应的N型源/漏区通过沟槽隔离结构隔离开；静电脉冲侦测电路具有控制端口及两个电压端口，每个电压端口分别与对应的N型源/漏区及对应的P型掺杂区电性连接，两个电压端口之间具有电压差，控制端口与N型栅极电性连接以向N型栅极输出控制电压控制第一NMOS管的通断，通过控制第一NMOS管的导通，使第一NMOS管形成沟道电流，沟道电流会充当器件的触发电流，从而触发器件工作，以降低器件的触发电压；并且在本专利技术中，N型栅极与静电脉冲侦测电路连接，以从电压端口输入的静电脉冲信号控制第
一NMOS管，避免第一NMOS管受辐射等影响导致第一NMOS管出现误触发或是触发不及时等情况，从而提高了器件的适用性。
附图说明
[0021]图1为NMOS管触发双向硅控整流器；
[0022]图2为本专利技术实施例一提供的NMOS管触发双向硅控整流器；
[0023]图3为本专利技术实施例二提供的NMOS管触发双向硅控整流器；
[0024]其中，附图标记为：
[0025]10
‑
衬底；21
‑
P阱；22
‑
第一N阱；23
‑
第二N阱本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种NMOS管触发双向硅控整流器，其特征在于，包括：衬底；第一N阱、P阱及第二N阱，从左至右依次排列于所述衬底上方；第一NMOS管，包括N型栅极及位于所述N型栅极两侧的N型源/漏区，所述N型栅极位于所述P阱上方，且所述N型栅极两侧的N型源/漏区分别位于所述第一N阱与所述P阱的交界处和所述第二N阱与所述P阱的交界处；两个P型掺杂区，分别位于所述第一N阱和所述第二N阱中，且每个所述P型掺杂区与对应的所述N型源/漏区通过沟槽隔离结构隔离开；静电脉冲侦测电路，具有控制端口及两个电压端口，每个所述电压端口分别与对应的所述N型源/漏区及对应的所述P型掺杂区电性连接，两个所述电压端口之间具有电压差，所述控制端口与所述N型栅极电性连接以向所述N型栅极输出控制电压控制所述第一NMOS管的通断。2.如权利要求1所述的NMOS管触发双向硅控整流器，其特征在于，所述静电脉冲侦测电路包括第一RC电路、第二RC电路、第二NMOS管及第三NMOS管，其中，所述第一RC电路包括串联的第一电阻和第一电容，所述第二RC电路包括串联的第二电阻和第二电容；所述第二NMOS管的栅极连接在所述第二电阻和所述第二电容之间，所述第三NMOS管的栅极连接在所述第一电阻和所述第一电容之间，所述第二NMOS管的漏极及所述第三NMOS管的漏极相连后构成所述控制端口；所述第一电阻、所述第二电容及所述第二NMOS管的源极相连后构成一个所述电压端口；所述第一电容、所述第二电阻及所述第三NMOS管的源极相连后构成另一个所述电压端口。3.如权利要求1所述的NMOS管触发双向硅控整流器，其特征在于，所述静电脉冲侦测电路包括第一RC电路、第二RC电路、第一PMOS管及第二PMOS管，其中，所述第一RC电路包括串联的第一电阻和第一电容，...

【专利技术属性】
技术研发人员：朱天志，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：