本发明专利技术的一个实施例提供了一种用于在１ＭＨｚ至３ＧＨｚ的中频范围内向ＩＣ提供低噪声电源封装的器件，包括在所述封装中安装嵌入式离散陶瓷电容器阵列、和可任选的平面电容器层。另一实施例提供了一种用于在１ＭＨｚ至３ＧＨｚ的中频范围内向ＩＣ提供低噪声电源封装的器件，包括使用的是具有不同谐振频率的嵌入式离散陶瓷电容器阵列，所述阵列以使得电容器阵列的阻抗相对频率的曲线在临界中频范围内产生等于或低于目标阻抗值的阻抗值的方式排列。
【技术实现步骤摘要】
本专利技术涉及去耦电容领域。IC封装中的去耦电容对降低电压伏动，提供电荷以及保持能量分布的完整性通常是必要的。表面安装技术(SMT)去耦电容器由于其高引线电感，因此在几百兆赫兹以上不能提供去耦。片上电容器由于其低电容，因此只在千兆赫兹频率有效。由于这些限制，存在一个称为中频范围的频率范围，采用现有技术不能对其充分去耦。本专利技术提供了一种用于在封装级对IC电荷供给(能量输送)及去耦的解决方案。其克服了板去耦方法学的某些电感问题并通过减小所需片上电容的尺寸节省了芯片上的空间，从而通过以较低的成本降低电源噪声并提供满足半导体开关速度需要的充足电流，尤其是高电流输入/输出(I/O)驱动器，改善了数字及混合信号系统的性能。本专利技术者提供了能满足这些中间范围频率级的电容器及封装。
技术实现思路
本专利技术的一个实施例提供了一种用于在1MHz至3GHz的中频范围内向IC提供低噪声电源封装的器件，包括在所述封装中安装嵌入式离散陶瓷电容器阵列，和可任选地平面电容器层。另一实施例提供了一种用于在1MHz至3GHz的中频范围内向IC提供低噪声电源封装的器件，包括使用的是具有不同谐振频率的嵌入式离散陶瓷电容器阵列，所述阵列以使得电容器阵列的阻抗相对频率的曲线在临界中频范围内产生等于或低于目标阻抗值的阻抗值的方式排列。又一实施例提供了一种用于设计优化电容器阵列的方法，包括以下步骤(a)构造包括不同电容器设计、尺寸、通路互联及互联的测试结构；(b)测量它们各个电容、电阻以及电感值和阻抗值对频率的响应；和(c)对各种电容器阵列的复合阻抗对频率的响应进行建模以满足中频阻抗目标；以及(d)基于建模结果，制造和测试结构。本专利技术还提供了用上述方法构成的最优电容器阵列以及包括该最优电容器阵列的器件。附图说明图1描述了测试结构的层叠。图2描述了测试载体层叠结构。图3描述了金属层[150]和[800]上的电容器样式。图4A、4B、4C描述了电容器类型A。图5A、5B、5C描述了电容器类型B。图6A、6B、6C描述了电容器类型C。图7是示出了没有通路的电容器参数表。图8是示出了有通路的电容器参数表。图9A与9B绘出了具有通路和没有通路的测试结果。图10A、10B是电容器4与7的测试关联的模型的示图。图11A、11B是平面电容器图例。图12是对平面电容器频率响应建模的示图。图13示出了电容器阵列的目标阻抗。图14示出了不同尺寸电容器的目标阻抗。图15A示出了被包括在具有嵌入式电容器阵列的封装的层叠层中的平面电容及离散电容。图15B示出了嵌入式电容阵列的布局。具体实施例方式本专利技术的焦点在于嵌入式电容阵列在电子IC封装结构中的使用，其致力于中频范围以提供充足的电荷供给与干净的能力输送封装。嵌入式电容器阵列通过在封装的层叠层内使用高电介常数的薄电介质来构成。本专利技术的一个实施例提供了一种用于在中频范围1MHz至3GHz向IC提供低噪声电源封装的器件，包括在所述封装中安装嵌入式离散陶瓷电容器阵列，和可任选平面电容器层。本专利技术的另一实施例使用嵌入式电容器阵列，其致力于中频范围以提供干净的能力输送封装。嵌入式电容器阵列通过在封装的层叠层内使用高电介常数的薄电介质来构成。离散的嵌入式电容器阵列可并联或在其它位置单个连接，并可由具有不同谐振频率、不同尺寸和形状的电容器组成。图1示出了具有嵌入式电容器层的封装横截面。如图1所示，离散电容器阵列可用连续平面电容器层来补充。图2示出了封装中的嵌入式电容阵列布局。不同尺寸的电容器组成了该阵列。在此，阵列被定义为元件的分组或排列。本专利技术中，阵列的元件是电容器，尤其是离散电容器。使用不同尺寸的电容器的基本原理是与它们中每一个相关联的电容、等效串联阻抗(ESR)及等效串联电感是不同的，即转化为不同的谐振频率。在本专利技术中，需要至少两个离散电容器。为了达到最佳性能，离散电容器应该紧靠集成电路放置。将电容器连接至芯片的电源/接地焊接球的通路也影响阵列的性能。通过通路与电容器的恰当的协同设计，可将所考虑的频率范围作为目标。在一个实施例中，电容器彼此并联以满足芯片级的能量输送网络的输入阻抗的低目标阻抗要求。特定类型的使用所需的电容器数目可由各个电容器的串联电阻来确定。串联电阻的并联组合应该低于目标阻抗要求。电容器频率响应对其在封装中的位置是非常敏感的。离散电容尺寸一般处于0.25毫米至5毫米的范围中。在一个实施例中，该范围是0.5毫米至3毫米。然而，本领域的技术人员应该理解任何所能想到的离散电容器尺寸范围都是可能的。在一个实施例中，组成该阵列的至少两个离散电容器的尺寸是不同的。能够将这些低ESL电容器放置在处理器的“管芯阴影”中是非常重要的。不推荐将这些电容器放置在管芯阴影的外面，因为这会导致走线问题，并且由于电感和电阻增加而改变电容器预想的性能。“管芯阴影”在此定义为从顶端所看时投影在管芯覆盖区之下的封装的区域。一般，存在位于离散电容器阵列与管芯之间的层。在一些实施例中，离散电容器阵列可部分位于“管芯阴影”之外。对未来技术节点微处理器的能量消耗会增加，伴随电源电压的降低。这导致电源电压波动的噪声余量更小。能量输送网络向IC提供电源。如果设计不恰当，该网络会成为主要的噪声源，诸如影响IC功能性的接地反弹以及电磁干扰。为了减小电源电压波动，靠近芯片的能量输送网络的输入阻抗的幅值必须保持在一个很小的值处。从直流到时钟频率的数倍的频率都必须保持该低阻抗。去耦电容在能量输送网络中起到很大的作用，因为它们还充当开关电路的电荷提供者。它们应该提供低阻抗、高电容、低寄生电感，以及低寄生电阻。无论板上采用什么技术(诸如板上的SMT电容器或埋入式电容)，封装电源引线的电感使其在中频范围失效。由于可以添加的片上电容器的安装受限于片上的空间，该中频范围也不能用片上电容器来解决。这是片上电容器在低频的限制。芯片去耦电容安装的增加将增加芯片的成本和尺寸。封装内部的嵌入式电容阵列由于其关于中频去耦的低寄生电感与电阻和高电容，能够提供几十的带宽内的充分去耦。相比于板上的SMT电容器有更低的电感是由于它们的位置更靠近芯片。本专利技术的器件(或封装)可选自插入机构，印刷线路板，多片组件、区域阵列封装、封装上的系统、封装中的系统，以及类似器件。示例包含离散嵌入式陶瓷电容器的测试结构的制造(见图1)。Mitsubishi Gas Chemical的三个100微米厚的BT(双马来酰亚胺三嗪)预浸渍体(玻璃织物上的B阶树脂，GHPL 830HS)[100]被层压成两个平面电容叠层(DuPont InterraHK11，可从E.I.du Pont de Nemours and Company购得)中。HK11由每侧上具有35μm厚的铜箔[300]的14μm厚夹心式聚酰亚胺[200]组成。(注意该测试结构是更加复杂的测试体(图2)的前身，图2中平面电容器层连接到PTH(镀通孔)[750]，额外的内建微孔层[850](图1中未示出的金属层M1、M2、M13及M14)被添加到该测试结构中)。在两片铜箔(金属层M4[500]与M10[600])上形成离散的陶瓷电容器，如美国专利第6,317,023号中所述。该箔是35μm厚的铜箔，电介质组合物[700，900]是DuPont的EP310，可本文档来自技高网...
【技术保护点】
一种用于在１ＭＨｚ至３ＧＨｚ的中频范围内向ＩＣ提供低噪声电源封装的器件，包括安装在所述封装中嵌入式离散陶瓷电容器阵列和可任选的平面电容器层。
【技术特征摘要】
US 2005-10-21 60/729,273;US 2006-8-31 11/514,0971.一种用于在1MHz至3GHz的中频范围内向IC提供低噪声电源封装的器件，包括安装在所述封装中嵌入式离散陶瓷电容器阵列和可任选的平面电容器层。2.如权利要求1所述的器件，其特征在于，还包括至少一个平面电容器层。3.如权利要求1或2中的任意一个所述的器件，其特征在于，所述离散电容器阵列并联且由在中频范围内具有不同谐振频率的电容器组成。4.如权利要求3所述的器件，其特征在于，所述具有不同谐振频率的电容器的尺寸、形状、位置及互联是不同的。5.一种用于在1MHz至3GHz的中频范围内向IC提供低噪声电源封装的...
【专利技术属性】
技术研发人员：M斯瓦米纳杉，E安基，L万，P穆萨纳，
申请(专利权)人：乔治亚技术研究公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。