制作栅极与蚀刻导电层的方法技术

本发明专利技术提供制作栅极的方法与蚀刻导电层的方法。首先，提供一基底，基底表面依序包括一介电层与一导电层。接着于导电层上形成一图案化氮硅层当作图案化硬掩模，且图案化氮硅层的氢含量高于每立方厘米１Ｅ２２原子（ａｔｏｍｓ／ｃｍ↑［３］）。随后利用图案化硬掩模当作掩模来蚀刻导电层与介电层。最后，利用一蚀刻溶液去除图案化硬掩模。

【技术实现步骤摘要】

本专利技术涉及制作栅极的方法与蚀刻导电层的方法，尤其涉及一种先利用高氢含量的图案化氮硅层当作图案化硬掩模来蚀刻多晶硅与硅氧化合物，再以低温磷酸溶液去除图案化氮硅层的方法，藉此有效去除图案化氮硅层而不会损伤多晶硅与硅氧化合物的结构。
技术介绍
在半导体集成电路的工艺中，金属氧化物半导体(metal-oxide-semiconductor，MOS)晶体管是一种极重要的电子元件。随着半导体工艺进入深亚微米时代，金属氧化物半导体晶体管的工艺步骤也有许多的改进与要求，不但所使用的栅极介电层愈来愈薄，而且对于栅极介电层的性能表现的要求也日渐提高，以期制造出体积小而高质量的金属氧化物半导体晶体管。因此，现今对于形成栅极介电层之后的各式工艺是否会损伤栅极介电层也愈加重视。请参阅图1至图4，图1至图4为常见以图案化硬掩模制作栅极的方法示意图。如图1所示，一般金属氧化物半导体晶体管的栅极工艺是先在半导体基底12上依序形成一介电层14、一导电层16、一掩模层18，与一光致抗蚀剂层24，其中介电层14通常包括硅氧化合物，而导电层16则包括掺杂多晶硅。接着如图2所示，利用曝光暨显影工艺，来图案化光致抗蚀剂层24。然后如图3所示，先利用图案化的光致抗蚀剂层24作为蚀刻掩模以蚀刻掩模层18，成为一图案化硬掩模18a后，接着再利用灰化(ashing)工艺来去除光致抗蚀剂层24。如图4所示，随后利用图案化硬掩模18a当作蚀刻掩模来蚀刻导电层16与介电层14，形成栅极26，再行去除图案化硬掩模18a，藉以形成金属氧化物半导体晶体管的栅极结构。如本领域技术人员所熟知，在形成栅极结构之后，会再于栅极结构相对两侧的基底中形成轻掺杂漏极结构(lightly doped drain，LDD)。接着于栅极结构侧边形成间隙壁(spacer)，并以此栅极结构及间隙壁作为掩模，进行离子注入步骤，以于半导体基底中形成源极/漏极区。最后再于栅极结构、源极/漏极区的表面形成一自对准金属硅化物(self-aligned silicide，salicide)，以提升栅极结构、源极/漏极区与金属插塞之间的欧姆接触(Ohmi contact)。然而在去除图案化硬掩模18a的过程中，却衍生出严重的问题。请参阅图5，图5为传统以氧化物(oxide)或氮氧化合物(oxynitride)当作图案化硬掩模所制作的栅极的示意图。由于传统的半导体工艺大多是以氧化物或是氮氧化合物当作栅极结构的图案化硬掩模，之后再用稀释的氢氟酸(DHF)来去除此种图案化硬掩模。但如图5所示，由于氢氟酸能迅速蚀刻氧化物，因此在去除图案化硬掩模时很容易就会蚀刻到同样是由硅氧化合物构成的介电层14，导致介电层14产生底切(undercut)等损伤及缺陷，进而影响到元件可靠度(device reliability)。有鉴于此，之后现有技术便改用氮硅化合物当作图案化硬掩模18a的材料。请参阅图6，图6为现有以氮硅化合物当作图案化硬掩模所制作的栅极的示意图。在现有去除氮硅硬掩模的方法中，是将半导体基底浸入具有155至170℃磷酸溶液的蚀刻槽中，藉以蚀刻去除具有氮硅化合物的图案化硬掩模。然而如图6所示，在去除图案化硬掩模的同时，热磷酸也会蚀刻并损害多晶硅导电层16的表面，导致栅极26的形状或表面状态出现缺陷，进而影响后续所形成的自对准金属硅化物的质量，造成栅极26的高阻值问题而影响到其电性表现。如上所述，为了避免高温的磷酸溶液破坏多晶硅导电层，目前又有使用低温的磷酸溶液来去除氮硅硬掩模的技术在发展中。然而，由于现有氮硅硬掩模的化性稳定，因此低温磷酸蚀刻氮硅硬掩模的速度非常缓慢，导致蚀刻工艺耗时冗长，增加制作成本，而且也无法完全去除干净。
技术实现思路
据此，本专利技术的主要目的在于提供一种制作栅极的方法与一种蚀刻导电层的方法，以解决现有技术无法克服的难题，进而有效去除氮硅层而不损伤多晶硅。根据本专利技术，提供一种制作栅极的方法。首先，提供一基底，基底表面依序包括一介电层与一导电层。之后，于导电层上形成一图案化硬掩模，且图案化硬掩模包括氢含量高于每立方厘米1E 22原子的氮硅化合物。接着，利用图案化硬掩模当作掩模来蚀刻导电层与介电层。最后，利用一蚀刻溶液去除图案化硬掩模。根据本专利技术，另提供一种蚀刻导电层的方法。首先，提供一基底，基底表面依序包括一介电层与一导电层。接着于导电层上形成一图案化氮硅层，且图案化氮硅层的氢含量高于每立方厘米1E 22原子。随后利用图案化氮硅层当作掩模来蚀刻导电层与介电层。最后，利用一蚀刻溶液去除图案化氮硅层。由于本专利技术利用高氢含量的氮硅层当作图案化硬掩模来蚀刻多晶硅导电层，再以低温磷酸溶液去除氮硅层，因此可以有效去除氮硅层，而不会损伤多晶硅导电层或氧化物介电层。为了进一步了解本专利技术的特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明与附图。然而附图仅供参考与辅助说明用，并非用来对本专利技术加以限制。附图说明图1至图4为常见以图案化硬掩模制作栅极的方法示意图；图5为传统以氧化物或氮氧化合物当作图案化硬掩模所制作的栅极的示意图；图6为现有以氮硅化合物当作图案化硬掩模所制作的栅极的示意图；图7至图12为本专利技术的一优选实施例蚀刻导电层的方法示意图；图13至图18显示的是本专利技术另一优选实施例蚀刻导电层的方法示意图；图19为氮硅层的成分与氮硅层的蚀刻速率的表格示意图；图20为氮硅层的总氢含量与氮硅层的蚀刻速率的关系示意图。简单符号说明1氮硅层2氮硅层3氮硅层4氮硅层12 半导体基底14 介电层16 导电层18 掩模层18a 图案化硬掩模 24 光致抗蚀剂层26 栅极 32 基底 34介电层34a图案介电层36导电层36a图案化导电层38氮硅层38a图案化氮硅层42硅氧层42a图案化硅氧层44图案化光致抗蚀剂层46 图案化硬掩模56图案化硬掩模具体实施方式本专利技术涉及一种制作一般金属氧化物半导体晶体管的栅极、应变硅晶体管的栅极、各式存储器的栅极或是电容等半导体元件的方法。请参阅图7至图12，图7至图12为本专利技术的一优选实施例蚀刻导电层的方法示意图。需注意的是图式仅以说明为目的，并未依照原尺寸作图。如图7所示，首先，提供一基底32，基底32表面依序包括一介电层34与一导电层36。其中，基底32可以为半导体晶片或硅覆绝缘(silicon-on-insulator，SOI)等的n型半导体基底或者p型半导体基底。介电层34通常包括硅氧化合物等高介电常数(high-k)材料，例如利用快速热氧化(rapid thermal oxidation，RTO)工艺与远程等离子体氮化(remote plasmanitridation，RPN)处理而形成二氧化硅的介电层34。另外，导电层36可以由硅、多晶硅或掺杂多晶硅等材料所构成。接着如图8所示，于导电层36上依序形成一氮硅层38、一硅氧层42与一图案化光致抗蚀剂层44。亦即，可先利用化学气相沉积(chemical vapordeposition，CVD)工艺沉积氮硅层38，其厚度约介于50至1000埃(angstrom)，例如为300埃，再于其上沉积一厚度介于50至1000埃的硅氧层42，例如为100埃，之后再于硅氧层42表面旋转涂布光致抗蚀剂层，本文档来自技高网...

【技术保护点】
一种制作栅极的方法，其包括下列步骤：提供基底，该基底表面依序包括介电层与导电层；于该导电层上形成图案化硬掩模，且该图案化硬掩模包括氢含量高于每立方厘米１Ｅ２２原子的氮硅化合物；利用该图案化硬掩模当作掩模来蚀刻该导电层 与该介电层；以及利用蚀刻溶液去除该图案化硬掩模。

【技术特征摘要】
1.一种制作栅极的方法，其包括下列步骤提供基底，该基底表面依序包括介电层与导电层；于该导电层上形成图案化硬掩模，且该图案化硬掩模包括氢含量高于每立方厘米1E 22原子的氮硅化合物；利用该图案化硬掩模当作掩模来蚀刻该导电层与该介电层；以及利用蚀刻溶液去除该图案化硬掩模。2.如权利要求1所述的制作栅极的方法，其中该基底包括半导体晶片或硅覆绝缘基底。3.如权利要求1所述的制作栅极的方法，其中该图案化硬掩模的氮硅化合物还包括30至80原子百分比的硅、20至70原子百分比的氮及0至10原子百分比的氧。4.如权利要求1所述的制作栅极的方法，其中该介电层包括硅氧化合物。5.如权利要求1所述的制作栅极的方法，其中该导电层包括多晶硅。6.如权利要求1所述的制作栅极的方法，其中形成该图案化硬掩模的步骤包括于该导电层上依序形成氮硅层与光致抗蚀剂层；对该光致抗蚀剂层进行曝光暨显影工艺，以使该光致抗蚀剂层成为图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层当作掩模蚀刻该氮硅层，以使该图案化光致抗蚀剂层的图案转移至该氮硅层，成为图案化氮硅层；以及去除该图案化光致抗蚀剂层。7.如权利要求1所述的制作栅极的方法，其中该图案化硬掩模还包括硅氧化合物。8.如权利要求7所述的制作栅极的方法，其中形成该图案化硬掩模的步骤包括于该导电层上依序形成氮硅层、硅氧层与图案化光致抗蚀剂层；利用该图案化光致抗蚀剂层当作掩模蚀刻该硅氧层与该氮硅层，以使该图案化光致抗蚀剂层的图案转移至该硅氧层与该氮硅层，分别成为图案化硅氧层与图案化氮硅层；以及去除该图案化光致抗蚀剂层。9.如权利要求1所述的制作栅极的方法，其中该蚀刻溶液至少包括磷酸。10.如权利要求1所述的制作栅极的方法，其中该蚀刻溶液的温度大于60℃，小于155℃。11.一种蚀刻导电层的方法，其包括下列步骤提供基底，该基底表面依序包括介电层与导电层；于该导电层上形成图案化氮硅层，且该图案化氮硅层的氢...

【专利技术属性】
技术研发人员：陈能国，蔡腾群，廖秀莲，
申请(专利权)人：联华电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]