非易失性半导体存储装置制造方法及图纸

本发明专利技术的目的在于提供一种具有优异的写入特性及电荷保持特性的非易失性半导体存储装置。另外，本发明专利技术还提供一种能够降低写入电压的非易失性半导体存储装置。本发明专利技术是一种非易失性半导体存储装置，包括在彼此相离而形成的一对杂质区之间具有沟道形成区的半导体层或半导体衬底；以及设置在半导体层或半导体衬底的上方且与沟道形成区重叠的位置上的第一绝缘层、由不同氮化物化合物形成的多个层、第二绝缘层、以及控制栅。

【技术实现步骤摘要】

本专利技术涉及一种能够电写入、电读取以及电擦除的非易失性半导体存储装置以及其制造方法。本专利技术特别涉及该非易失性半导体存储装置中的电荷存储层的结构。
技术介绍
能够电改写数据并且在切断电源后也能够存储数据的非易失性存储器的市场正在扩大。非易失性存储器的特征在于具有与MOSFET(金属氧化物半导体场效应晶体管)类似的结构，并且在沟道形成区上设置有能够长时间存储电荷的区域。该电荷存储区形成在绝缘层上并且与周围绝缘分离，因此也被称为浮动栅。在浮动栅上中间夹着绝缘层还具有控制栅。具有这种结构的所谓浮动栅型非易失性存储器利用施加给控制栅的电压在浮动栅中存储电荷且从浮动栅释放出电荷。换句话说，浮动栅型非易失性存储器具有通过存储或释放保持在浮动栅中的电荷而记录数据的结构。具体而言，通过在形成有沟道形成区的半导体层和控制栅之间施加高电压，来将电荷注入到浮动栅中或从浮动栅抽出电荷。一般认为，此时，在沟道形成区上的绝缘层中流过福勒-诺德海姆(Fowler-Nordheim)型(F-N型)隧道电流(NAND型)或热电子(NOR型)。因此，该绝缘层也被称为隧道绝缘层。浮动栅型非易失性存储器被要求具有能够将存储在浮动栅中的电荷保持十年以上的特性，以便保证可靠性。由此，隧道绝缘层不但需要以隧道电流可流过的厚度被形成，而且为了防止电荷泄漏被要求具有高绝缘性。此外，形成在隧道绝缘层上的浮动栅由硅形成，硅是与形成沟道形成区的半导体层相同的半导体材料。具体而言，由多晶硅形成浮动栅的方法已经普及，例如普遍知道以400nm的厚度堆积多晶硅膜来形成浮动栅的方法(参照专利文献1)。日本专利申请公开2000-58685号公报(第7页、第7图)由于非易失性存储器的浮动栅由多晶硅形成，所以其传导带的底部的能级与由相同的硅材料形成的半导体层(沟道形成区)相同。反而是如果使浮动栅的多晶硅的厚度薄膜化，其传导带的底部的能级变得比形成沟道形成区的半导体层高。如果产生这种能级差，则不容易将电子从半导体层注入到浮动栅中，从而提高写入电压。对提供在浮动栅和半导体层之间的隧道绝缘层而言，当要以低电压写入时，需要减薄所述隧道绝缘层的厚度。另一方面，当要在长时间稳定地保持电荷时，需要增加其厚度，以便防止电荷的泄漏或杂质的侵入。因为上述情况，当写入信息时，现有的非易失性存储器需要高写入电压。此外，对由电荷保持特性的重复改写产生的退化进行如下处理来确保其可靠性，即安装冗余存储单元或改善控制器来进行检错及纠错等。
技术实现思路
鉴于上述问题，本专利技术的目的在于提供一种具有优异的写入特性及电荷保持特性的非易失性半导体存储装置。另外，本专利技术的目的还在于提供一种能够降低写入电压的非易失性半导体存储装置。本专利技术是一种非易失性半导体存储装置，包括在彼此相离而形成的一对杂质区之间具有沟道形成区的半导体层或半导体衬底；设置在半导体层或半导体衬底的上方且与沟道形成区重叠的位置的第一绝缘层、由不同氮化物化合物形成的多个层、第二绝缘层、以及控制栅。在本专利技术中，通过使用具有绝缘性且能够捕捉电荷的层来形成由不同氮化物化合物形成的多个层中的至少一个以上，而在不同氮化物化合物层的至少一个或在不同氮化物化合物层的界面具有保持电荷的多个位置(陷阱)，因此，可以将电荷保持在该区域中且使它用作电荷存储层。作为由不同氮化物化合物形成的多个层中的至少一种材料，有氮化锗、添加了氧的氮化锗、以及添加了氧及氢的氮化锗等。另外，可以选择氧化锗、添加了氮的氧化锗、以及添加了氮及氢的氧化锗等锗化合物等。另外，作为由不同氮化物化合物形成的多个层中的至少一种材料，有氮化硅、添加了氧的氮化硅、以及添加了氧及氢的氮化硅等。另外，可以选择氮化硅化合物等如添加了氮的氧化硅、以及添加了氮及氢的氧化硅等。另外，作为由不同氮化物化合物形成的多个层中的至少一种材料，可以选择氮化铝化合物等如氮化铝、添加了氧的氮化铝、以及添加了氧及氢的氮化铝等。另外，优选通过等离子体处理使半导体层或半导体衬底的表面固相氧化或固相氮化来形成第一绝缘层。通过该方法形成的绝缘层很细致、具有高绝缘耐压性、而且具有优异的可靠性，所以可以形成得较薄，并且适用于用作将电荷注入到电荷存储层中的隧道绝缘层即第一绝缘层。在根据本专利技术的非易失性半导体存储装置中，半导体层优选形成在绝缘表面上，并且以岛状相离。优选至少是形成存储元件的半导体层和形成逻辑电路的半导体层彼此分开。即，本专利技术是一种非易失性半导体存储装置，包括在彼此相离而形成的一对杂质区之间具有沟道形成区的半导体层；设置在半导体层的上方且与沟道形成区重叠的位置的第一绝缘层、电荷存储层、第二绝缘层、以及控制栅，其中在绝缘表面上形成有半导体层。通过中间夹着用作隧道绝缘层的第一绝缘层在半导体区(半导体层或半导体衬底)上层叠形成不同氮化物化合物层，并且将该氮化物化合物层中的一个以上的层用作电荷存储层，而在不同氮化物化合物层的至少一个或在不同氮化物化合物层的界面具有保持电荷的多个位置(陷阱)，因此，容易保持电荷。另外，通过使用由具有绝缘性的锗化合物、氮化硅化合物、或氮化铝化合物等形成的层作为上述不同氮化物化合物层的一个，而电荷存储层具有绝缘性，因此，即使在第一绝缘层具有缺陷，也可以降低保持在电荷存储层中的电荷泄漏到半导体层中。其结果，可以提高在电荷存储层中的电荷保持性，并且可以减薄第一绝缘层的厚度，从而可以以低电压进行写入。附图说明图1A和1B是描述根据本专利技术的非易失性半导体存储装置的主要结构的截面图；图2A和2B是描述根据本专利技术的非易失性半导体存储装置的主要结构的截面图；图3A和3B是描述根据本专利技术的非易失性半导体存储装置的主要结构的截面图；图4A和4B是描述根据本专利技术的非易失性半导体存储装置的主要结构的截面图；图5A和5B是描述根据本专利技术的非易失性半导体存储装置的主要结构的截面图；图6A和6B描述非易失性存储器的写入及读取工作；图7A和7B描述非易失性存储器的擦除工作；图8示出非易失性存储器单元阵列的等效电路的一例；图9示出NOR型非易失性存储器单元阵列的等效电路的一例；图10示出NAND型非易失性存储器单元阵列的等效电路的一例；图11A和11B描述NAND型非易失性存储器的写入工作；图12A和12B描述NAND型非易失性存储器的擦除及读取工作；图13示出当电荷被存储的“0”时和当电荷被擦除的“1”时的非易失性存储器的阈值电压的变化；图14示出非易失性半导体存储装置的电路框图的一例； 图15描述等离子体处理设备的结构；图16A至16C示出本专利技术的非易失性半导体存储装置的制造方法的一例；图17A至17C示出本专利技术的非易失性半导体存储装置的制造方法的一例；图18A至18C示出本专利技术的非易失性半导体存储装置的制造方法的一例；图19A和19B示出本专利技术的非易失性半导体存储装置的制造方法的一例；图20A至20C示出本专利技术的非易失性半导体存储装置的制造方法的一例；图21A和21B示出本专利技术的非易失性半导体存储装置的制造方法的一例；图22示出本专利技术的非易失性半导体存储装置的顶面的一例；图23示出本专利技术的非易失性半导体存储装置的顶面的一例；图24示出本专利技术的非易失性半导体存储装置的顶面的一例；图25A至25C示出本专利技术的非易失性半导体存储装置的制本文档来自技高网...

【技术保护点】
一种非易失性半导体存储装置，包括：在一对杂质区之间包括沟道形成区的半导体区；在所述沟道形成区上的第一绝缘层；在所述第一绝缘层上的包含不同氮化物化合物的多个层；以及在所述多个层上的控制栅。

【技术特征摘要】
JP 2006-6-1 2006-1535161.一种非易失性半导体存储装置，包括在一对杂质区之间包括沟道形成区的半导体区；在所述沟道形成区上的第一绝缘层；在所述第一绝缘层上的包含不同氮化物化合物的多个层；以及在所述多个层上的控制栅。2.根据权利要求1所述的非易失性半导体存储装置，其中所述包含不同氮化物化合物的多个层中的一个以上的层用作电荷存储层。3.根据权利要求1所述的非易失性半导体存储装置，其中所述不同氮化物化合物中的一种是氮化锗化合物。4.根据权利要求3所述的非易失性半导体存储装置，其中所述氮化锗化合物是选自氮化锗、添加了氧的氮化锗、以及添加了氧及氢的氮化锗中的一种。5.根据权利要求1所述的非易失性半导体存储装置，其中所述不同氮化物化合物中的一种是氮化硅化合物。6.根据权利要求5所述的非易失性半导体存储装置，其中所述氮化硅化合物是选自氮化硅、添加了氧的氮化硅、以及添加了氧及氢的氮化硅中的一种。7.根据权利要求1所述的非易失性半导体存储装置，其中所述包含不同氮化物化合物的多个层的每一层具...

【专利技术属性】
技术研发人员：高野圭惠，德田笃史，田岛亮太，山崎舜平，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：JP[日本]