半导体封装结构及其制造方法技术

本发明专利技术公开了一种半导体封装结构及其制造方法，该半导体封装结构至少包含导线架、半导体芯片、多条金属导线、封胶体、阻障层以及纯锡金属层。其中，导线架具有至少一芯片座、多个内引脚与外引脚，半导体芯片设置于芯片座上，金属导线电性连接半导体芯片与内引脚，封胶体包覆半导体芯片、芯片座、金属导线与内引脚。阻障层包覆外引脚，用以防止外引脚与纯锡金属产生介金属化合物。纯锡金属层包覆阻障层，用以增加外引脚的焊接性。采用本发明专利技术导线架不能与纯锡金属产生反应形成须晶，因而能够解决须晶所造成的问题。

【技术实现步骤摘要】

本专利技术涉及一种，特别涉及一种防止导线架之外引脚在电镀纯锡后发生须晶(whisker)的。
技术介绍
在半导体生产过程中，集成电路封装(IC package)是制造的重要步骤之一，集成电路封装是用以保护IC芯片与提供外部电性连接。其中，IC导线架(IC lead frame)提供IC芯片安放的基座，并可将IC芯片与印刷电路板连接起来。如图1所示，为一种现有的防止导线架之外引脚产生须晶的半导体封装方法的流程图。在此半导体封装方法100中，依序包含步骤提供一导线架(步骤110)、执行半导体封装(步骤120)、电镀导线架(步骤130)、加热导线架(步骤140)以及切割导线架150(步骤)。其中导线架用以承载多个半导体芯片，且导线架的材料通常为具高导电性的金属，例如铜、铜合金或其它合金。在步骤120中，将该半导体芯片与导线架的内引脚电性连接，再利用压模(molding)构成多个封胶体，以密封半导体芯片与导线架的内引脚。在步骤130中，将裸露于封胶体外的导线架的外引脚表面电镀一层金属层，用以保护外引脚免于受到外界环境因素(如湿气等)影响而产生氧化或腐蚀，同时也提供良好的焊接湿润性(solder wettability)。在步骤140中，使金属层与外引脚之间产生金属扩散，以消除金属应力来防止导线架的外引脚产生须晶。在步骤150中，则是将多个半导体封装结构切割成单一封装结构。现有电镀在外引脚的金属层，其材料可为锡、锡合金或金等，其中因锡或锡合金的金属具有较佳焊接润湿性，且其材料成本最低，可节省工艺成本，故电镀在外引脚的金属层多采用纯锡或锡合金。在现有未经加热处理的封装工艺中，由于纯锡的电镀层会随着时间产生单晶针状的须晶，常造成电性桥接短路的问题，所以在此防止须晶产生的半导体封装方法100中，利用步骤140的加热处理以及在锡中加入部分铅量，即可有效防止须晶的发生。然而，铅是一种具毒性的金属，虽然锡铅合金可解决须晶发生的问题，但不符合将来半导体封装工艺中无铅化电镀的环保要求的趋势。另外，步骤140的加热处理可能会导致半导体芯片因此而毁损，造成制造良率的下降与成本的提高。因此，非常需要一种改良的半导体封装结构，来解决现有结构中所产生的须晶的问题。
技术实现思路
本专利技术所要解决的技术问题在于提供一种半导体封装结构，通过增加一阻障层于导线架与纯锡金属之间，使得导线架不能与纯锡金属产生反应形成须晶，因而解决了须晶所造成的问题。本专利技术的另一目的在于提供一种半导体封装结构的制造方法，通过利用一电镀步骤，依序在导线架的外引脚上镀上阻障层与纯锡金属层，不仅可省去一道加热处理步骤，同时也解决了须晶与加热处理所造成的问题。为实现上述目的，根据本专利技术的一较佳实施例，此半导体封装结构至少包含导线架、半导体芯片、多条金属导线、封胶体、阻障层以及纯锡金属层，其中该导线架具有至少一芯片座、多个内引脚与外引脚，半导体芯片设置于芯片座上，金属导线电性连接半导体芯片以及内引脚，封胶体包覆半导体芯片、芯片座、金属导线以及内引脚。阻障层包覆外引脚，用以防止外引脚与纯锡金属产生介金属化合物，其中阻障层的材质为不含重金属的环保材料，且与外引脚与纯锡金属有良好的接合性。纯锡金属层包覆阻障层，用以增加外引脚的焊接性。根据本专利技术的另一较佳实施例，此半导体封装结构的制造方法至少包含提供导线架，其中导线架具有至少一芯片座、多个内引脚与外引脚；执行半导体封装步骤，用以将至少一半导体芯片设置于芯片座上，在电性连接半导体芯片与内引脚后，以封胶体密封半导体芯片、芯片座与内引脚；形成阻障层于外引脚上，用以防止外引脚与锡金属产生介金属化合物，其中阻障层为一不含重金属的环保材料；以及形成纯锡金属层于阻障层上，用以增加外引脚的焊接性。依照本专利技术一较佳实施例，上述的阻障层的材质可例如是纯镍、纯钛或四价铬。依照本专利技术一较佳实施例，上述的导线架的材质可例如是纯铜或铜合金。应用上述防须晶的半导体封装结构，由于是在导线架的外引脚上直接形成阻障层来防止导线架与纯锡金属之间接触反应形成介金属化合物，所以本专利技术与其它现有结构相比，本专利技术的结构可有效防止须晶的产生，因而解决了须晶所造成的问题。另外，应用上述的半导体封装结构的制造方法，由于通过利用电镀步骤来形成阻障层与纯锡金属层，不仅可省去加热处理步骤，同时也解决了须晶与加热处理所造成的问题。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明为让本专利技术的上述和其它目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下图1为一种现有的防止导线架的外引脚发生须晶的半导体封装方法的流程图；图2为本专利技术的一较佳实施例的半导体封装方法的流程图；以及图3A至图3D为本专利技术的一较佳实施例的半导体封装结构的制作流程的剖面示意图。其中，附图标记100半导体封装方法步骤110提供一导线架步骤120执行半导体封装步骤130电镀导线架步骤140加热导线架步骤150切割导线架200半导体封装方法步骤210提供一导线架步骤220执行半导体封装步骤步骤230形成阻障层于外引脚上步骤240形成纯锡的金属层于阻障层上步骤250切割导线架300半导体封装结构310半导体芯片320封胶体330黏性胶带340导线架341内引脚342外引脚343支撑条344芯片座350金属导线360阻障层370纯锡金属层具体实施方式请同时参阅图2与图3A至图3C，分别为本专利技术的一较佳实施例的半导体封装方法的流程图与其半导体封装结构的制作流程的剖面示意图。在此半导体封装方法200中，依序包含步骤提供一导线架(步骤210)、执行半导体封装步骤(步骤220)、形成阻障层于外引脚上(步骤230)、形成纯锡的金属层于阻障层上(步骤240)以及切割导线架(步骤250)。首先，如图2与图3A所示，先进行步骤210提供一导线架，该导线架340具有多个内引脚341(inner lead)、外引脚342(outer lead)、支撑条343(tie bar)以及芯片座344(die pad)，其中内引脚341用以电性连接至半导体芯片310，外引脚342用以电性连接至电路板(未示出)，而支撑条343在封装时用以定位外引脚342与芯片座344。在本实施例中，此导线架340的材质限定为含铜的金属，例如纯铜或铜合金。接着，如图2与图3B所示，进行步骤220执行半导体封装步骤，其以导线架340作为多个半导体芯片310封装的承载体，半导体芯片310的下表面(未标示)以黏性胶带330黏固于芯片座344的上表面(未标示)上，然后以现有打线(wire bonding)技术，将金属导线350电性连接至半导体芯片310与内引脚341，之后再利用压模(molding)或其它方法构成多个封胶体320，以密封半导体芯片310、芯片座344、内引脚341与金属导线350。然后，如图2与图3C所示，进行步骤230形成阻障层于外引脚上，其在裸露于封胶体320外的外引脚342的表面上形成一层阻障层360，用以防止外引脚342与锡金属产生介金属化合物，其中阻障层360为一不含重金属的环保材料，例如是纯镍、纯钛或四价铬。在本实施例中，形成此阻障层360的方法例如是电镀法，然不限于此，其它方法例如溅镀法也本文档来自技高网...

【技术保护点】
一种半导体封装结构，其特征在于，至少包含：一导线架，其中该导线架具有多个内引脚以及多个外引脚；一半导体芯片，设置于该导线架上，且与该内引脚电性连接；一封胶体，包覆该半导体芯片，以及该内引脚；一阻障层，包覆每一 该外引脚，用以防止该外引脚与纯锡金属产生介金属化合物，其中该阻障层的材质为不含重金属的环保材料，且与该些外引脚与纯锡金属有良好的接合性；以及一纯锡金属层，包覆该阻障层。

【技术特征摘要】
1.一种半导体封装结构，其特征在于，至少包含一导线架，其中该导线架具有多个内引脚以及多个外引脚；一半导体芯片，设置于该导线架上，且与该内引脚电性连接；一封胶体，包覆该半导体芯片，以及该内引脚；一阻障层，包覆每一该外引脚，用以防止该外引脚与纯锡金属产生介金属化合物，其中该阻障层的材质为不含重金属的环保材料，且与该些外引脚与纯锡金属有良好的接合性；以及一纯锡金属层，包覆该阻障层。2.根据权利要求1所述的半导体封装结构，其特征在于，该阻障层为纯镍、纯钛或四价铬。3.根据权利要求1或2所述的半导体封装结构，其特征在于，该导线架为纯铜或铜合金所制成。4.一种半导体封装结构的制造方法，其特征在于，至少包含提供一导线架，该导线架具有多个内引脚以及多个外引脚；执行一半导体封装步骤，用以将至少一半导体芯片设置于该导线架上，在电性连接该半导体芯片与该内引脚后，以封胶体密封该半导体芯片与该内引脚；形成一阻障层于...

【专利技术属性】
技术研发人员：董悦明，孙国洋，杨家铭，麦鸿泰，徐惠英，
申请(专利权)人：华泰电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]