用于获得具有低密度孔的薄层的方法技术

本发明专利技术提出了一种用于确定将被转移到支撑衬底上的施主衬底部分的厚度的方法，所述部分在之后将受到包括至少一种操作的所选精整序列，该方法特征在于确定将被转移的最小厚度，以使所述转移部分：在精整序列的每个操作之后，呈现出小于所述最大密度的致命孔密度，以及一旦完成了整个精整序列就达到了所述的选择厚度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于制造包含衬底上的半导体材料薄层的最终结构的方法，包括以下步骤·在施主衬底的厚度中建立脆变区，·使施主衬底与支撑衬底紧密接触，·在脆变区的水平面分离施主衬底以将一部分施主衬底转移到支撑衬底上。本专利技术更具体地涉及允许提高薄层性能的上述类型的方法，尤其是通过避免薄层内孔的存在。
技术介绍
SMARTCUTTM型工艺是上文提到的类型的方法的实例并对应于本专利技术的优选实施例，其更充分的细节可以在Kluwer Academic出版社Jean-Pierre Colinge的文献“Silicon-On-Insulator TechnologyMaterials toVLSI，第2版”的第50和51页中找到。SMARTCUTTM型工艺有利地制造了包含半导体材料薄层的结构，例如SeOI(绝缘体上半导体)结构等。可以通过在施主衬底的厚度内注入种类来建立脆变区。注入种类理解为指的是适合于将原子或离子种类引入到所注入施主衬底的材料上的任何技术(例如轰击、扩散等)，注入种类的最大浓度相对于所述注入衬底表面位于离衬底的一预定深度处。这里提到，当要制造SeOI结构时，将一层氧化物插入在支撑衬底和薄层之间。为此，施主衬底可包括在其顶部上的表面氧化层，在注入步骤之后所述表面氧化层将要与支撑衬底紧密接触，以形成最终SeOI结构的掩埋氧化层。注入步骤可以通过注入单种类(例如氢)或通过共注入至少两种不同的种类(例如氢和氦的共注入)来执行。在分离步骤之后，形成到支撑衬底上的薄层呈现出在某深度上延伸的损伤区域。尤其是，在薄层的表面上可观察到孔。下文将称为“浅孔”的一些孔是盲孔，其在薄层的厚度中延伸一部分。以SOI结构的情况作为实例，这些浅孔在表面薄硅层的厚度中延伸但没有向下延伸到掩埋氧化层。另一方面，一些孔可以相当深，并且甚至可延伸贯穿薄层的厚度。这些孔在下文将称为“致命孔(killing hole)”。以SOI结构的情况作为实例，这些致命孔延伸贯穿表面薄硅层，向下到下面的掩埋氧化层。此外，本领域技术人员明白，当薄层的厚度小(例如小于800埃)时，该致命孔问题更加显著。由SMARTCUTTM型工艺所得的结构用于微电子学、光学和/或光电子学领域的应用。由此在这些领域中使用的结构的薄层质量的规格通常是很严格的。孔的存在是在某种程度上调节将在最终结构上产生的部件质量的参数。由此尽可能地避免孔。此外，致命孔是致命缺陷；事实上在致命孔上产生的部件将不起作用。浅孔对在这些结构上制造的部件的操作没有这种灾难性影响。然而，它们形成了希望避免的缺陷。由此需要一种制造包含衬底上的半导体材料薄层的高质量结构的方法，其能够使薄层内的孔密度最小化，尤其使是致命缺陷的孔、也就是致命孔的孔密度最小化。如上所述，当薄层的所需厚度小，即一般小于800埃时，该需要更加显著。
技术实现思路
为了满足以上提到的需求，根据第一方面，本专利技术提出了一种用于制造包含衬底上的半导体材料薄层的最终结构的方法，包括以下步骤·在施主衬底的厚度中建立脆变区， ·使施主衬底与支撑衬底紧密接触，·在脆变区的水平面分离施主衬底以将一部分施主衬底转移到支撑衬底上，由此形成中间结构，该方法特征在于，其进一步包括以下步骤·选择-要达到的最终结构的薄层的厚度，-在最终结构的薄层内观察到的致命孔的最大密度，-精整序列(finishing sequence)，包括对在分离之后获得的中间结构执行的至少一种操作；·确定将被转移到支撑衬底上的施主衬底部分的最小厚度，以使所述部分-在精整序列的每个操作之后，呈现出小于所述最大密度的致命孔密度，-以及一旦完成了精整序列就达到了所述的选择厚度。根据本专利技术的方法的优选但不是限制形式如下-在基本等于或大于将要转移的所述确定最小厚度的深度处在施主衬底的厚度中建立脆变区；-根据适于在所述确定的厚度处建立脆变区的注入条件，通过在从其必须制备薄层的施主衬底的面下注入种类生成脆变区；-通过考虑所选的最大致命孔密度、所选的最终厚度和精整序列的每个操作对于孔密度的影响来进行厚度确定；-该方法包括通过选择基本包括在15keV和120keV之间、优选在15keV和80keV之间的注入能量选择注入条件的步骤；-精整序列包括至少一个浅孔深度减小操作；-精整序列包括多个浅孔深度减小操作；-精整步骤包括至少一个处理退火(TA)操作，作为浅孔深度减小操作；-精整步骤包括至少一个抛光(POL)操作，作为浅孔深度减小操作；-精整序列包括至少一个系列(succession)的以下操作快速处理退火(RTA)-牺牲氧化(SOx)； -精整序列包括至少一个系列的以下操作；牺牲氧化(SOx)-快速处理退火(RTA)；-精整序列包括至少一个系列的以下操作牺牲氧化(SOx)-抛光(POL)-SOx；-精整序列包括至少一个系列的以下操作牺牲氧化(SOx)-快速处理退火(RTA)-抛光(POL)-SOx；-一层氧化物插入在薄层和支撑衬底之间，由此制造的结构是SeOI(绝缘体上半导体)结构；-该薄层由硅形成，由此制造的结构是SOI(绝缘体上硅)结构。在另一方面，本专利技术还涉及通过根据本专利技术的方法获得的结构，例如通过根据本专利技术第一方面的方法制造的SeOI结构，其中精整序列包括RTA/SOx/RTA/SOx操作序列，特征在于最终结构的薄层的致命孔密度基本为0.1/cm2。在另一方面，本专利技术提出了一种用于确定将被转移到支撑衬底上的施主衬底部分的厚度的方法，所述部分在之后将受到包括至少一种操作的所选精整序列，该方法特征在于，确定将被转移的最小厚度，以使所述转移部分-在精整序列的每个操作之后，呈现出小于所述最大密度的致命孔密度，-以及一旦实现了完全的精整序列就达到了所述的选择厚度。附图说明参考附图，阅读以下作为非限制性实例给出的详细说明，本专利技术的其它特征、目的和优点将是显而易见的，其中-图1示意性地表示孔密度与薄层内的深度的函数；-图2示例了RTA操作对SOI结构的影响；-图3表示在RTA操作之前和之后SOI层内的孔密度；-图4示例了POL操作对SOI结构的影响；-图5表示在POL操作之前和之后SOI层内的孔密度；-图6示例了SOx操作对SOI结构的影响；-图7表示在SOx操作之前和之后SOI层内的孔密度； -图8表示序列RTA/SOx和SOx/RTA对SOI结构的影响；-图9给出了由根据本专利技术的可能实施例的方法产生的改进的实例；-图10示例了在最终的致命孔密度方面由本专利技术产生的改进；-图11是示例根据本专利技术的可能实施例的方法的流程图。具体实施例方式本专利技术可以帮助提高通过执行SMARTCUTTM型的转移工艺得到的结构的质量。通常，该结构可以是包括暴露到外部环境的表面上的半导体材料薄层的任何类型的结构。以非限制性的方式，半导体材料薄层可以是硅Si、碳化硅SiC、锗Ge、硅-锗SiGe、砷化镓GaAs等。衬底支撑可以由硅Si、石英等制成。如已经提到的，一层氧化物还可以插入在支撑衬底和薄层之间，因此形成的结构是SeOI(绝缘体上半导体)结构。此后描述涉及SOI(绝缘体上硅)结构制造，但本领域技术人员将明白本专利技术决不限于该特定的实例。图1表示孔密度与SOI转移层内的深度的函数。孔密度与深度成反比，并且准指数地降低。一般，最本文档来自技高网...

【技术保护点】
一种用于制造包含衬底上的半导体材料薄层的最终结构的方法，包括以下步骤：.在施主衬底的厚度中生成脆变区，.使施主衬底与支撑衬底紧密接触，.在脆变区的水平面处分离施主衬底以将施主衬底的一部分转移到支撑衬底上，由此形成中间 结构，该方法特征在于，其进一步包括如下步骤：.选择最终结构的薄层将要达到的厚度，.选择在最终结构的薄层内将要观察到的最大致命孔密度，.选择精整序列，所述精整序列包括对分离之后获得的中间结构进行的至少一种操作； .确定将被转移到支撑衬底上的施主衬底部分的最小厚度，以使所述部分：－在精整序列的每个操作之后，呈现出小于所述最大密度的致命孔密度，－以及一旦实现了精整序列就达到了所述的所选厚度。

【技术特征摘要】
【国外来华专利技术】1.一种用于制造包含衬底上的半导体材料薄层的最终结构的方法，包括以下步骤·在施主衬底的厚度中生成脆变区，·使施主衬底与支撑衬底紧密接触，·在脆变区的水平面处分离施主衬底以将施主衬底的一部分转移到支撑衬底上，由此形成中间结构，该方法特征在于，其进一步包括如下步骤·选择最终结构的薄层将要达到的厚度，·选择在最终结构的薄层内将要观察到的最大致命孔密度，·选择精整序列，所述精整序列包括对分离之后获得的中间结构进行的至少一种操作；·确定将被转移到支撑衬底上的施主衬底部分的最小厚度，以使所述部分-在精整序列的每个操作之后，呈现出小于所述最大密度的致命孔密度，-以及一旦实现了精整序列就达到了所述的所选厚度。2.根据前一权利要求的方法，特征在于在施主衬底的厚度中在基本等于或大于将被转移的所述确定的最小厚度的深度处生成脆变区。3.根据前一权利要求的方法，特征在于根据适于在所述确定厚度处生成脆变区的注入条件，通过在必须制备薄层的施主衬底的面下注入种类来生成脆变区。4.根据前述权利要求中任一项的方法，特征在于通过考虑选择的最大致命孔密度、选择的最终厚度和精整序列的每个操作对孔密度的影响来执行厚度确定。5.根据权利要求3或4中任一项的方法，特征在于它包括通过选择基本包括在15keV和120keV之间的注入能量来选择注入条件的步骤。6.根据权利要求5的方法，特征在于注入能量基本包括在15keV和80keV之间。7.根据权利要求1至6中任一项的方法，特征在于精整序列包括至少一个浅孔深度减小操作。8.根据权利要求7的方法，特征在于精整序列包括多个浅孔深度减小操作。9.根据权利要求7或8中任一项的方法，特征在...

【专利技术属性】
技术研发人员：N本穆罕默德，E内雷，D德尔普拉，
申请(专利权)人：SOITEC绝缘体上硅技术公司，
类型：发明
国别省市：FR[法国]