半导体器件制造方法及半导体器件技术

具有衬底和硅半导体本体（２）的半导体器件（１０），包括场效应管，在沟道区（５）位置处的第一表面上形成第一栅极电介质（６Ａ），并且在第一表面上形成第一栅极（７），从本体（２）的第一侧面通过第一栅极并且在第一栅极两侧上执行凹陷离子注入（２０），注入导致与在远离第一栅极（６Ａ）的沟道区的截面中的第一栅极两侧上的硅相比、第一栅极下面的硅性质的变化，并且通过使用硅性质变化的选择性刻蚀在本体（２）的第二表面上设置了腔体（３０）。将第二栅极电介质（６Ｂ、８）沉积在的腔体中。在离子注入前，将掩模（Ｍ１）按一定距离形成于在栅电极的两侧上，在离子注入之后在掩模（Ｍ１）位置处获得硅性质的变化。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种用于制造具有衬底和硅半导体本体的半导体器件的方法，所述硅半导体本体具有第一表面和第二表面，第二表面的朝向背离第一表面的朝向，半导体器件还包括具有源极区、漏极区和中间沟道区的场效应晶体管，在沟道区位置处的第一表面上形成第一栅极电介质，并且在所述第一表面上形成第一栅电极，在所述第一栅电极的两侧上形成源极区和漏极区，从半导体本体的第一表面通过第一栅电极并且在第一栅电极旁边执行凹陷的离子注入，所述注入导致与在远离第一栅电极的沟道区的截面中的第一栅电极两侧上的硅相比、第一栅电极下面的硅性质的变化，并且通过使用硅性质变化的选择性刻蚀在半导体本体的第二表面上设置了腔体(cavity)，随后将第二栅极电介质沉积在因此形成的腔体中，并且在所述腔体的顶部上形成第二栅电极。
技术介绍
这种方法显著地适用于制造场效应晶体管，更具体地适用于(亚)32nm范围的CMOS(互补金属氧化物半导体)技术中。作为在这种晶体管中存在附加的栅电极的结果，沟道负载载流子的静电控制已经显著地改善，使得减小了所谓的短路效应的风险。这种类型的效应对于各种相关晶体管性质具有相当不利的效应。这种类型的方法根据2003年9月16日公开的美国专利US6,621,124 B2是公知的。该专利描述了如何通过在半导体本体的硅表面上形成栅电极、执行通过该栅电极的掺杂原子的凹陷离子注入来制造场效应晶体管。注入离子的性状(profile)是这样的他们位于相距半导体本体的表面较小距离处的栅电极下面，使得待形成晶体管的沟道区的适当操作仍然是可能的。在栅电极的两侧上，将注入性状完全地处于位于硅半导体本体下面的电绝缘二氧化硅层中，所述层位于(临时)衬底上。在衬底转移工艺之后，去除该衬底就象去除电绝缘层一样。随后，通过热氧化对半导体本体进行氧化。在该操作期间，在存在注入性状的位置处，半导体本体中的掺杂浓度比半导体本体旁边高得多，使得因为较高的掺杂浓度伴随着较高的氧化速率，这些点处形成了较厚的氧化区。然后通过刻蚀去除在(热)氧化期间形成的氧化物，使得将腔体设置在半导体本体的相对表面中。将栅极电介质和第二栅电极沉积在该腔体中。由于根据本专利技术的方法，该第二栅电极按照自动记录方式相对于第一栅电极进行对齐。公知方法的缺点在于其高度地适合于制造IC(集成电路)，因为利用这种方法获得的晶体管不具有相互地电绝缘。除此之外，同样当提供这种绝缘时，本专利技术应该保持简单，并且于相当小尺寸范围中的所述CMOS技术非常好的兼容。
技术实现思路
本专利技术的目的是提供一种不存在所述缺点、或者仅存在较少程度缺点的方法，并且通过所述方法可以获得相互绝缘、相对简单、并且很好地应用于具有相对小尺寸的CMOS领域的场效应晶体管。为此目的，在开始段落中根据本专利技术限定类型的方法的特征在于在第一表面上执行离子注入之前，将掩模按照一定距离设置在栅电极的两侧上，作为其结果还在离子注入之后在半导体本体中的掩模位置处获得硅性质的变化。通过在穿过第一栅电极的离子注入之前的阶段引入附加的掩模，还实现了改变相距第一栅电极一定距离处的硅性质。有利地，可以将因此位于源极区和漏极区的两侧上的这些区域用于形成所需的绝缘区。掩模厚度的合适选择提供了可以制造所述掩模，使得半导体本体的整个厚度局部地具有改进的性质。随后，可以在这些地点处容易地并且选择性地形成绝缘区，所述区形成了用于单个晶体管的电绝缘体。这可以利用腔体的形成同时地并且相等地生效。如果通过热氧化形成腔体，可以在通过刻蚀形成腔体之前由附加的掩模来覆盖相距待形成的腔体一定距离处已经形成的氧化区。也可以将该附加掩模用于形成腔体中的栅电极，如在下文中所清楚的。在优选实施例中，在将腔体设置在第二(相对)表面中之前，将另外的掩模沉积在掩模地点(位置)处的该第二表面上，在已经将第二栅电极形成于腔体中之后再次去除所述另外的掩模，随后在与掩模的位置相对地，通过选择性刻蚀将另外的腔体设置在半导体本体中，用于实现硅性质的变化。如果腔体布置通过热氧化、而是专门地通过刻蚀步骤形成，该实施例是特别有利的。这是如果将硅的结晶性选择作为通过注入修改硅性质的情况。那么所述识别起重要的作用例如，于多晶硅相比，可以选择性地对无定形硅进行刻蚀。在该变体中，优选地，在形成另外的腔体之后将所述另外的腔体用电绝缘层填充。在这种方式中，按照简单的方式获得了所需的电绝缘区。在有利的实施例中，形成第一和第二栅电极，使得沿纵向投影观看他们每一个均具有不重叠部分。这可以从该实施例的一侧到达两个栅电极，无需为此目的经过另一侧。应该观察到的是在这方面，这里将纵向理解为意味着几何纵向。对于晶体管，这是沟道区的横向。在有利的变体中，形成掩模使得在第一和第二栅电极的不重叠部分的位置处及其旁边，可以在半导体本体中获得硅性质的变化。有利地，可以将该现象用于去除栅电极的不重叠部分处的半导体本体。然后将所述部分容易地包封在电绝缘层中。然后优选地，将另外的掩模用于在已经沉积了第二栅电极之前去除在第一和第二栅极的不重叠其余的位置处及其旁边的半导体本体部分，并且在已经沉积了第二栅电极之后去除半导体本体的剩余部分。优选地，选择结晶度作为硅的性质，并且利用可以相对于具有较高结晶度的硅选择性地刻蚀的相对较低结晶度的硅的刻蚀剂来执行刻蚀。按照这种方式，可以将无定形硅或多晶硅相对于单晶硅选择性地进行刻蚀。为了相对于单晶硅对无定形硅进行刻蚀，例如基于添加了氧的磷酸或氢氟酸的湿法刻蚀剂表现的是合适的，例如可以从其中释放氧的气体或化合物，例如过氧化氢。优选地，将非掺杂离子选择用于离子注入。他们可以使得一方面，利用合适的剂量和/或注入能量以按照简单的模式来使单晶硅称为无定形的；另一方面，在无定形区域外部结束的情况下，这些原子不会影响或者不会实质上影响单晶硅的电学和半导体性质。例如，已经证明合适的离子是氩离子。如以上已经观察到的，使硅(局部地)无定形高度地适合于根据本专利技术的方法。在有利的变体中，在离子注入之后，将用于刻蚀的无定形硅通过退火步骤部分地进行再结晶。结果，可以将另外的腔体具体地设置为具有较小的尺寸，具体地如果从注入二氧化硅层之类的电绝缘层形成无定形区将另外的腔体设置为具有极小的侧向维度。归根结底，这种无定形硅开始于无定形硅和硅半导体本体的边界单晶部分之间的边界表面。这使得可以将无定形硅的尺寸(具体地侧向尺寸)设置得较小，并且因而将相应尺寸的腔体/另外的腔体设置在这些地方。在根据本专利技术的方法中，优选地，将半导体本体形成于在另外的衬底上沉积的电绝缘层上，并且在形成第一栅电极之后以及已经在第一栅电极的侧面上执行了凹陷离子注入之后，对衬底进行沉积，其后去除另外的衬底。这种衬底转移的工艺高度地适合于获得所需结果。然后将该起始点通过SOI(绝缘体上硅)结构来形成。优选地，在器件的相同一侧上，栅电极的不重叠部分配置有电连接器。本专利技术还包括通过实施根据本专利技术的方法而获得的半导体器件。附图说明现在将参考实施例的示例和附图说明本专利技术，其中图1在平面图中示意性地示出了通过实施根据本专利技术的方法而获得的半导体器件的实施例；以及图2至图12在与图1器件的厚度方向垂直的剖面视图中示意性地示出了通过实施根据本专利技术的方法制造的连续阶段。这些图没有按比例绘制，并且为了清楚起见将一些尺寸按本文档来自技高网...

【技术保护点】
一种用于制造具有衬底和硅半导体本体（２）的半导体器件（１０）的方法，所述硅半导体本体（２）具有第一表面和第二表面，第二表面的朝向背离和第一表面的朝向，所述半导体器件（１０）还包括具有源极区（３）、漏极区（４）和中间沟道区（５）的场效应晶体管，在沟道区（５）位置处的第一表面上形成第一栅极电介质（６Ａ），并且在其上形成第一栅电极（７），在所述第一栅电极（７）的两侧形成源极区（３）和漏极区（４），从半导体本体（２）的第一表面通过第一栅电极（７）并且在第一栅电极（７）旁边执行凹陷的离子注入（Ｉ、２０），所述注入导致与在沟道区（５）的部分、远离第一栅电极（６Ａ）的、第一栅电极（７）两侧的硅相比，第一栅电极（７）下面的硅的性质的变化，并且通过使用硅性质变化的选择性刻蚀在半导体本体（２）的第二表面上设置了腔体（３０），随后将第二栅极电介质沉积在因此形成的腔体（３０）中，并且在其形成第二栅电极（８），其特征在于，在第一表面上执行离子注入（２０）之前，将掩模（Ｍ１）按照一定距离设置在栅电极（７）的两侧上，作为其结果，在离子注入（２０）之后在半导体本体（２）中的掩模（Ｍ１）位置处也获得硅性质的变化。

【技术特征摘要】
【国外来华专利技术】EP 2004-12-28 04107021.01.一种用于制造具有衬底和硅半导体本体(2)的半导体器件(10)的方法，所述硅半导体本体(2)具有第一表面和第二表面，第二表面的朝向背离和第一表面的朝向，所述半导体器件(10)还包括具有源极区(3)、漏极区(4)和中间沟道区(5)的场效应晶体管，在沟道区(5)位置处的第一表面上形成第一栅极电介质(6A)，并且在其上形成第一栅电极(7)，在所述第一栅电极(7)的两侧形成源极区(3)和漏极区(4)，从半导体本体(2)的第一表面通过第一栅电极(7)并且在第一栅电极(7)旁边执行凹陷的离子注入(I、20)，所述注入导致与在沟道区(5)的部分、远离第一栅电极(6A)的、第一栅电极(7)两侧的硅相比，第一栅电极(7)下面的硅的性质的变化，并且通过使用硅性质变化的选择性刻蚀在半导体本体(2)的第二表面上设置了腔体(30)，随后将第二栅极电介质沉积在因此形成的腔体(30)中，并且在其形成第二栅电极(8)，其特征在于，在第一表面上执行离子注入(20)之前，将掩模(M1)按照一定距离设置在栅电极(7)的两侧上，作为其结果，在离子注入(20)之后在半导体本体(2)中的掩模(M1)位置处也获得硅性质的变化。2.根据权利要求1所述的方法，其特征在于，在将腔体(30)设置在第二表面中之前，将另外的掩模(M2)沉积在掩模(M1)的位置处的第二表面上，在已经将第二栅电极(8)形成于腔体(30)中之后，再去除所述另外的掩模，随后在与掩模(M1)的位置相对的位置，通过体现硅性质变化的选择性刻蚀将另外的腔体(31、41)设置在半导体本体(2)中。3.根据权利要求2所述的方法，其特征在于，将所述另外的腔体(31、41)用电绝缘层(17)填充。4.根据权利要求1、...

【专利技术属性】
技术研发人员：尤瑞V诺乌里夫，约西尼JGP卢，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]