一种防止DGS的像素电极结构及其制造方法技术

本发明专利技术提供了一种防止ＤＧＳ的像素电极结构，包括：栅线、栅电极、栅绝缘层、半导体层、源漏电极、数据线及像素电极，其特征在于：在漏电极与数据线连接处下方的半导体层上有一孔道，该孔道中漏电极或数据线直接与栅绝缘层相连。本发明专利技术同时还提供了一种防止ＤＧＳ的像素电极结构的制造方法，其主要是在基板上沉积栅绝缘薄膜，半导体薄膜，通过掩膜和刻蚀形成硅岛时，在后续步骤形成数据线与漏电极连接处的附近位置的半导体层上形成一孔道。通过本发明专利技术的改良结构和采用制造该改良结构的工艺，能够有效减少ＤＧＳ的发生几率，能够增大工艺自由度，减少工艺缺陷，提高成品率。

【技术实现步骤摘要】

本专利技术涉及一种像素电极结构及其制造方法，尤其涉及一种防止DGS的像素电极结构及其制造方法。
技术介绍
近年来，随着数字化电视的普及，传统的CRT显示由于其数字化困难，以及体积大，重量大，有辐射等缺点，已经出现了被新一代显示技术替代的趋势，代表性的新显示技术有PDP，OLED，LCD等。其中，LCD由于具有重量轻，体积薄，无辐射，耗电量小，显示分辨率高等优点，已开始大量普及，开始成为主流产品。但是已有的LCD技术仍然有待提高。LCD显示技术的阵列工艺普遍采用背沟道刻蚀(BCE)结构与刻蚀阻断(ES)结构；其中BCE结构由于其能减少Mask工艺次数，能减少沟道长度等优点，在现阶段被普遍采用，同时，为了提高开口率，增加工艺自由度(Margin)，采用了遮光栅(Shield Bar)结构，但是由于在阵列制造工艺过程中，漏电极和Shield Bar之间的耦合作用，诱发栅线数据线短路(DGS)，形成坏点，减少良率，增加了生产成本。根据图1a、图1b所示现有技术阵列平面结构图。该阵列结构包括绝缘衬底；形成在绝缘衬底上的栅线1、栅电极2；形成在栅电极2上的栅绝缘层4；形成在栅绝缘层4的硅岛3；漏电极6和源电极7形成在硅岛3的上方；数据线5与源漏电极的漏电极6为一体结构；钝化层8形成在源漏电极之上，并覆盖整个基板；钝化层过孔9形成源电极7上的钝化层上；像素电极10通过钝化层过孔9与源电极7相连；栅线凸出部11与像素电极10共同构成存储电容。其具体的制作工艺流程如图2所示。如图4所示，先在玻璃基板上沉积栅金属层，通过普通光刻和刻蚀工艺形成栅线1(包括栅极凸出部11)、栅电极2和挡光条2a，如图3a、3b所示；然后，沉积栅绝缘层4、半导体层(有源层与欧姆接触层)，通过普通光刻和刻蚀工艺形成有源硅岛3，如图4a、4b所示；之后沉积源漏金属薄膜，通过普通光刻和刻蚀形成源电极7和漏电极6，如图5a、5b所示；随后，沉积钝化保护膜，并通过普通光刻和刻蚀形成钝化层过孔9，如图6a、6b所示；最后沉积像素电极薄膜，并通过光刻形成像素电极10，其中像素电极10通过钝化层过孔9与漏电极6相连，即完成矩阵结构的制作，如图1a、1b所示。上述制造方法及其有该制造方法形成的像素结构，由于Shield Bar和漏电极间会形成电容，栅极与Shield Bar之间也会形成电容，诱发ESD，造成栅绝缘层被击穿，形成DGS。
技术实现思路
本专利技术的目的是为了克服现有技术的缺陷，提供一种改良的像素电极结构及其制造方法，能够有效减少DGS的发生几率，能够增大工艺自由度，减少工艺缺陷，提高成品率。为了实现上述目的，本专利技术提供一种防止DGS的像素电极结构，包括栅线、栅电极、栅绝缘层、半导体层、源漏电极、数据线及像素电极，且在漏电极与数据线连接处附近下方的半导体层上有一孔道，孔道中漏电极或数据线直接与栅绝缘层相连。其中，所述孔道为长方形，或长方形与半圆形、椭圆形、三角形、圆弧形的结合。所述栅线、栅电极为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr之一或任意所组成的复合膜。所述栅绝缘层为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx、SiOxNy之一或任意所组成的复合膜。所述源漏电极为Mo、MoW或Cr的单层膜，或者为Mo、MoW、Cr之一或任意组成复合膜。为了实现上述目的，本专利技术同时也提供一种防止DGS的像素电极结构的制造方法，包括步骤一，在基板上沉积栅金属薄膜，然后通过掩膜和刻蚀形成栅线和栅电极；步骤二，在完成步骤一的基板上沉积栅绝缘薄膜，半导体薄膜，通过掩膜和刻蚀形成硅岛，并同时在后续步骤形成数据线与漏电极连接处的附近位置的半导体层上形成一孔道；步骤三，在完成步骤二的基板上沉积源漏金属薄膜，通过掩膜和刻蚀形成数据线和源漏电极；步骤四，在完成步骤三的基板上沉积钝化保护薄膜，通过掩膜和刻蚀，形成钝化层过孔和对沟道的保护；最后，在完成步骤四的基板上沉积像素电极薄膜，通过掩膜和刻蚀形成像素电极并通过过孔使像素电极与源电极接触导通。其中，所述步骤一中沉积得到的栅金属薄膜为Mo/AlNd/Mo或AlNd/Mo金属的复合膜，或者AlNd、Al、Cu之一或任意与Mo、MoW、Cr之一或任意所组成的复合膜。所述步骤二中沉积得到的栅绝缘薄膜为SiNx、SiOx或SiOxNy的单层膜或者SiNx、SiOx、SiOxNy之一或任意所组成的复合膜。所述步骤三中沉积得到源漏金属薄膜为Mo、MoW或Cr的单层膜或Mo、MoW、Cr之一或任意组成复合膜。本专利技术相对于现有技术，由于在在栅电极和Shield Bar之间的半导体层(包括有源层和欧姆接触层)形成一个长方形孔道，该孔道使漏电极和ShieldBar之间形成串联电容，提高了半导体层的抗击穿能力，从而减少了DGS的发生几率。附图说明图1a为现有技术像素结构平面示意图；图1b是图1a中A-A区域的截面图；图2为现有技术工艺流程图；图3a是现有技术形成栅线、栅电极和挡光条后的平面示意图；图3b是图3a中B-B区域的截面图；图4a是现有技术形成栅绝缘层和硅岛后的平面示意图；图4b是图4a中C-C区域的截面图；图5a是现有技术形成数据线和源漏电极后的平面示意图；图5b是图5a中D-D区域的截面图；图6a是现有技术形成钝化层和钝化层过孔后的平面示意图；图6b是图6a中E-E区域的截面图；图7a显示了本专利技术像素结构平面示意图；图7b是图7a中F-F区域的截面图；图8a是本专利技术形成栅线、栅电极和挡光条后的平面示意图；图8b是图8a中G-G区域的截面图；图9a是本专利技术形成栅绝缘层、硅岛和半导体层上形成长方形孔道后的平面示意图；图9b是图9a中H-H区域的截面图；图10a是本专利技术形成数据线和源漏电极后的平面示意图；图10b是图10a中I-I区域的截面图；图11a是本专利技术形成钝化层和钝化层过孔后的平面示意图；图11b是图11a中J-J区域的截面图。图中标记1、栅线；2、栅电极；2a、挡光条；3、硅岛；4、栅绝缘层；5、数据线；6、漏电极；6a、孔道；7、源电极；8、钝化层；9、钝化层过孔；10、像素电极；11、栅线凸出部。具体实施例方式如图7a、7 b所示，本专利技术的像素电极结构包括绝缘衬底；形成在绝缘衬底上的栅线1、栅电极2；形成在栅电极2上的栅绝缘层4；形成在栅绝缘层4的硅岛3；漏电极6和源电极7形成在硅岛3的上方；数据线5与源漏电极的漏电极6为一体结构；钝化层8形成在源漏电极之上，并覆盖整个基板；钝化层过孔9形成源电极7上的钝化层上；像素电极10通过钝化层过孔9与源电极7相连；栅线凸出部11与像素电极10共同构成存储电容，上述特征均与现有技术的像素结构相同，其同现有技术的区别特征在于数据线靠近源电极7连接处下方的半导体层(或硅岛3)上有一个孔道6a。孔道6a最好为长方形的规则形状，当然也可变通为其他形状，如孔道主题为长方形，两端附以半圆形、椭圆形、三角形、圆弧形或其他规则或不规则形状。由于该孔道的存在，使得靠近漏电极的数据线(或者直接在楼电极上)在半导体层的孔道内与栅绝缘层相连，使漏电极和Shield Bar之间形成串联电容，提高了半导体层的抗击穿能力；从而减少了DGS的本文档来自技高网...

【技术保护点】
一种防止ＤＧＳ的像素电极结构，包括：栅线、栅电极、栅绝缘层、半导体层、源漏电极、数据线及像素电极，其特征在于：在漏电极与数据线连接处附近下方的半导体层上有一孔道，孔道中漏电极或数据线直接与栅绝缘层相连。

【技术特征摘要】
1.一种防止DGS的像素电极结构，包括栅线、栅电极、栅绝缘层、半导体层、源漏电极、数据线及像素电极，其特征在于在漏电极与数据线连接处附近下方的半导体层上有一孔道，孔道中漏电极或数据线直接与栅绝缘层相连。2.根据权利要求1所述的像素电极结构，其特征在于所述孔道为长方形，或长方形与半圆形、椭圆形、三角形、圆弧形的结合。3.根据权利要求1所述的像素电极结构，其特征在于所述栅线、栅电极为AlNd、Al、Cu、Mo、MoW或Cr的单层膜，或者为AlNd、Al、Cu、Mo、MoW或Cr之一或任意所组成的复合膜。4.根据权利要求1所述的像素电极结构，其特征在于所述栅绝缘层为SiNx、SiOx或SiOxNy的单层膜，或者为SiNx、SiOx、SiOxNy之一或任意所组成的复合膜。5.根据权利要求1所述的像素电极结构，其特征在于所述源漏电极为Mo、MoW或Cr的单层膜，或者为Mo、MoW、Cr之一或任意组成复合膜。6.一种防止DGS的像素电极结构的制造方法，其特征在于，包括步骤一，在基板上沉积栅金属薄膜，然后通过掩膜和刻蚀形成栅线和栅电极；步骤二，在完成步骤一的基板上沉积栅绝缘薄膜，...

【专利技术属性】
技术研发人员：陈旭，
申请(专利权)人：北京京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：11[中国|北京]