像素结构制造技术

本发明专利技术公开了一种像素结构，包括基板以及像素电极。像素电极设置该基板上。像素电极包含第一主图案、第二主图案、多个分支图案与外围图案。该第一主图案与该第二主图案交错以区分出至少四个区域，该些分支图案分别位于该些区域，位于各该区域的各该分支图案的一端与该第一主图案及该第二主图案其中至少一者连接，任二相邻的该些分支图案相分隔开来，其中，最邻近于该第一主图案与该第二主图案其中至少一者的该些分支图案的另一端与该外围图案之间具有多个第一狭缝，而其余的该些分支图案的另一端连接该外围图案。另一端连接该外围图案。另一端连接该外围图案。

【技术实现步骤摘要】
像素结构
[0001]本申请为分案申请，其母案的申请号为201811031369.3，申请人为友达光电股份有限公司，申请日为2018年9月5日，专利技术名称为像素结构。


[0002]本专利技术是有关于一种半导体结构，且特别是有关于一种像素结构。

技术介绍

[0003]随着大尺寸液晶显示面板的快速发展，液晶显示面板必须具备广视角特性，方能满足使用上的需求。为了使液晶显示面板具有更高的对比以及更广的视角，像素电极通常包括不同的配向方向，可使位于不同的配向区内的液晶分子于施加电压下会朝向不同的方向倾倒。然而，位于不同配向方向的边界处的电场会因为边缘电场效应过大而使得液晶分子过于向不同配向方向的边界处的延伸方向倾倒，因而于形成显示画面时会产生暗纹并降低液晶效率，进而使得穿透率降低而严重影响显示品质。

技术实现思路

[0004]本专利技术提供一种具有高解析度(例如：4K、6K、8K)的像素结构，其可减少暗纹的区域并提高穿透率。
[0005]本专利技术的一实施例提供一种像素结构。本实施例的像素结构包括基板以及像素电极。像素电极设置于基板上。像素电极包含第一主图案、第二主图案、多个分支图案与外围图案。第一主图案的尾端及第二主图案的尾端与部份的外围图案连接。第一主图案与第二主图案交错以区分出至少四个区域。多个分支图案分别位于至少四个区域。位于各区域的各分支图案的一端与第一主图案及第二主图案其中至少一者连接。位于各区域的部份多个分支图案的另一端与部份外围图案之间具有多个宽度的多个第一狭缝。任二相邻的多个分支图案相分隔开来。
[0006]本专利技术的另一实施例提供一种像素结构。本实施例的像素结构包括基板以及像素电极。像素电极设置于基板上。像素电极包含第一主图案、第二主图案、多个分支图案与一外围图案。外围图案包含至少二第一外围图案及与第一外围图案相分隔开来的至少二第二外围图案。第一主图案与第二主图案交错以区分出至少四个区域。多个分支图案分别位于至少四个区域。位于各区域的各分支图案的一端与第一主图案及第二主图案其中至少一者连接。任二相邻的多个分支图案相分隔开来。各第一外围图案与较远离第二主图案的多个分支图案的第一部份其中至少一根另一端及第一主图案的各尾端连接。而多个分支图案的第一部份中未与各第一外围图案连接的其它分支图案分别与外围图案间具有多个第一狭缝。各第二外围图案与较远离第一主图案的多个分支图案的第二部份其中至少一根另一端及第二主图案的各尾端连接。
[0007]本专利技术的又一实施例提供一种像素结构。本实施例的像素结构包括基板以及像素电极。像素电极设置于基板上。像素电极包含第一主图案、第二主图案、多个分支图案与外
围图案。外围图案包含至少二第一外围图案及与第一外围图案相分隔开来的至少二第二外围图案。第一主图案与第二主图案交错以区分出至少四个区域。多个分支图案分别位于至少四个区域。位于各区域的各分支图案的一端与第一主图案及第二主图案其中至少一者连接。任二相邻的多个分支图案相分隔开来各该第一外围图案与位于至少四个区域其中二个的多个分支图案的另一端以构成一缺口。各第二外围图案位于各缺口中。
[0008]本专利技术的再一实施例提供一种像素结构。本实施例的像素结构包括基板以及像素电极。像素电极设置于基板上。像素电极包含第一主图案、第二主图案、多个分支图案与外围图案。第一主图案与第二主图案交错以区分出至少四个区域。多个分支图案分别位于至少四个区域。位于各区域的各分支图案的一端与第一主图案及第二主图案其中至少一者连接。任二相邻的多个分支图案相分隔开来。多个分支图案邻近于第一主图案与第二主图案其中至少一者的至少二根另一端之间具有多个第一狭缝，且其余的分支图案的另一端连接外围图案。
[0009]基于上述，本专利技术由于在多个分支图案与外围图案之间设置有多个第一狭缝，因此可避免液晶分子进行配向时过度地于外围图案与第一主图案的交会处(即，第一主图案的边界处)朝向第二方向(以及与第二方向相反的方向)倾倒，藉此可改善外围图案与第一主图案交会处的暗纹(disclination line)问题。并且，由于多个第一狭缝于第二方向上的宽度自最大宽度的部分沿着第一方向的方向或者与第一方向相反的方向逐渐变小而在外围图案的第一边与第二边的交会处形成有最小宽度，因此在邻近于外围图案的第一边与第二边的交会处的液晶分子于配向时可较不受第一狭缝影响，进而使液晶分子的配向实质上均匀且一致。因此，本专利技术的至少一实施例的像素结构具有高解析度(例如：4K、6K、8K)。
[0010]为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
[0011]图1为依照本专利技术的第一实施例的像素结构的俯视示意图。
[0012]图2为依照本专利技术的第二实施例的像素结构的俯视示意图。
[0013]图3为依照本专利技术的第三实施例的像素结构的俯视示意图。
[0014]图4为依照本专利技术的第四实施例的像素结构的俯视示意图。
[0015]图5为依照本专利技术的第五实施例的像素结构的俯视示意图。
[0016]图6为依照本专利技术的第六实施例的像素结构的俯视示意图。
[0017]图7为依照本专利技术的第七实施例的像素结构的俯视示意图。
[0018]图8为依照第一对比例的像素结构的俯视示意图。
[0019]图9为依照第二对比例的像素结构的俯视示意图。
[0020]图10为依照第三对比例的像素结构的俯视示意图。
[0021]图11A为依照图1的本专利技术的第一实施例的像素结构于光学显微镜下所拍摄的光学模拟图。
[0022]图11B为依照图8的第一对比例的像素结构于光学显微镜下所拍摄的光学模拟图。
[0023]图11C为依照图9的第二对比例的像素结构于光学显微镜下所拍摄的光学模拟图。
[0024]图11D为依照图5的本专利技术的第五实施例的像素结构于光学显微镜下所拍摄的光
学模拟图。
[0025]图11E为依照图6的本专利技术的第六实施例的像素结构于光学显微镜下所拍摄的光学模拟图。
[0026]图11F为依照图7的本专利技术的第七实施例的像素结构于光学显微镜下所拍摄的光学模拟图。
[0027]图11G为依照图10的第三对比例的像素结构于光学显微镜下所拍摄的光学模拟图。
[0028]其中，附图标记：
[0029]10、20、30、40、50、60、70、10
’
、20
’
、30
’
：像素结构
[0030]100：基板
[0031]200：像素电极
[0032]200a1、200a2、200a3、200a4：区域
[0033]210：第一主图案
[0034]210a、220a、230a_1、230a_2、232a_1、232a_2、232b_1、232b_2：尾端220：第二主图案
[0035]230、230p1_1、230p2_1、232本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素结构，其特征在于，包括：一基板；以及一像素电极，设置于该基板上，其中，该像素电极包含一第一主图案、一第二主图案、多个分支图案与一外围图案，该第一主图案与该第二主图案交错以区分出至少四个区域，该些分支图案分别位于该些区域，位于各该区域的各该分支图案的一端与该第一主图案及该第二主图案其中至少一者连接，任二相邻的该些分支图案相分隔开来，其中，最邻近于该第一主图案与该第二主图案其中至少一者的...

【专利技术属性】
技术研发人员：龚晏瑩，王奕筑，郑伟成，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：