阵列基底及具有该阵列基底的液晶显示器制造技术

本发明专利技术公开了一种阵列基底。该阵列基底包括形成在半导体线下方的光阻挡部分。光阻挡部分的电势小于发生短路的临界电势，从而使向光阻挡部分施加静电场时光阻挡部分和邻近的线之间的电势差最小化。

【技术实现步骤摘要】

本专利技术涉及一种阵列基底和一种包括该阵列基底的液晶显示器。更具体 地讲，本专利技术涉及一种能够提高其成品率的阵列基底和一种包括该阵列基底 的液晶显示器。
技术介绍
通常，液晶显示器包括阵列基底、面对阵列基底的滤色器基底，及置于 阵列基底和滤色器基底之间的液晶层。阵列基底包括在其上显示图像的多个像素部分。每个像素部分具有栅极 线、数据线、薄膜晶体管和像素电极。栅极线和数据线分别传输栅极信号和 数据信号，并分别连接到薄膜晶体管的栅电极和源电极。像素电极连接到薄 膜晶体管的漏电极，并面对在滤色器基底上形成的共电极。通常，利用单独的掩模形成数据线和薄膜晶体管的半导体层。然而，为 了减少所需要的掩模的数量并降低液晶显示器的制造成本，已经开发了一种 利用一个掩才莫形成数据线和半导体层的方法。根据该方法，半导体层形成在 数据线的下方。因为背光组件设置在阵列基底的下方，所以当在数据线的下 方形成半导体层时，由背光组件产生的光在到达液晶层之前到达半导体层。 提供给半导体层的光使得半导体层的电学特性改变，这改变了施加到像素电 极的电压电平，爿Mv而在显示的图像上造成波紋(moir6)。为了防止波紋，该阵列基底还可包括在半导体层下方形成的光阻挡图案。 光阻挡图案形成在与其上形成有栅极线和用于共电极的共电压线的层相同的 层上，并与邻近的线绝缘。然而，当在阵列基底中出现静电场时，会在光阻 挡图案和共电压线之间产生电势差，这会造成数据线和共电压线之间的短路。换言之，当在阵列基底中出现静电场时，在阵列基底的邻近于共电压线 的部分中产生由电势差造成的热，这导致栅极绝缘层和数据线熔化。结果， 会在数据线和共电压线之间发生短路，因而液晶显示器不能正确地显示图像。
技术实现思路
本专利技术提供了 一种可具有提高的成品率的阵列基底。 本专利技术还提供了 一种包括上述阵列基底的液晶显示器。本专利技术的另外的特征将在以下的描述中阐述，部分地通过描述将是清楚 的，或者可通过实践本专利技术而了解。本专利技术公开了 一种阵列基底，该阵列基底包括底基底和设置在所述底基底上用于显示图像的至少一个像素部分。所述像素部分包括第一信号线、 第二信号线、半导体线和多个光阻挡部分。所述第一信号线在第一方向上延 伸，用于传输与所述图^f象对应的第一信号。所述第二信号线在与所述第一方 向基本垂直的第二方向上延伸，用于传输与所述图像对应的第二信号。所述 第二信号线与所述第一信号线绝缘，并跨过所述第一信号线。所述半导体线 设置在所述底基底和所述第二信号线之间，并设置在与所述第二信号线对应 的位置处。所述光阻挡部分设置在所述半导体线的下方，并彼此分隔开，用 于阻挡光。每个光阻挡部分的电势低于临界电势，所述临界电势造成所述光阻挡部分和与所述光阻挡部分邻近的线之间的短;洛。本专利技术还提供了一种阵列基底，该阵列基底包括底基底和设置在所述底基底上用于显示图像的至少一个像素部分。所述像素部分包括第一栅极线， 设置在一层上，并且在第一方向上延伸，用于传输与所述图像对应的栅极信 号；第二栅极线，设置在所述层上，并且基本平行于所述第一栅极线，用于 传输所述栅极信号。共电压线设置在所述第一栅极线和所述第二栅极线之间， 用于传输共电压，并且基本平行于所述第一4册极线和所述第二栅极线。数据 线在与所述第一方向基本垂直的第二方向上延伸，用于传输与所述图像对应 的数据信号。所述数据线与所述第一栅极线、所述第二栅极线和所述共电压 线绝缘，并跨过所述第一栅极线、所述第二栅极线和所述共电压线。半导体 线设置在所述底基底和所述数据线之间，并设置在与所述数据线对应的位置 处，多个光阻挡部分设置在所述半导体线的下方，并彼此分隔开，用于阻挡 光。至少两个光阻挡部分设置在所述第一栅极线和所述共电压线之间， 一个光阻挡部分设置在所述共电压线和所述第二栅;〖及线之间， 一个光阻挡部分设 置在所述第二4册极线和相邻像素部分的第一4册极线之间。每个光阻挡部分的 电势低于临界电势，所述临界电势造成所述光阻挡部分与所述第一栅极线、 所述第二栅极线和所述共电压线之间的短路。本专利技术还提供了一种液晶显示器，该液晶显示器包括阵列基底，所述阵 列基底包括底基底和设置在所述底基底上用于显示图像的至少一个像素部 分。相对基底结合到所述阵列基底，液晶层置于所述阵列基底和所述相对基 底之间，用于控制其透光率。所述像素部分包括第一信号线，在第一方向 上延伸，用于传输与所述图像对应的第一信号；第二信号线，在与所述第一 方向基本垂直的第二方向上延伸，用于传输与所述图像对应的第二信号，所 述第二信号线与所述第一信号线绝缘，并跨过所述第一信号线。半导体线设置在所述底基底和所述第二信号线之间，并设置在与所述第二信号线对应的 位置处，多个光阻挡部分设置在所述半导体线的下方，并彼此分隔开，用于 阻挡光。每个光阻挡部分的电势低于临界电势，所述临界电势造成所述光阻 挡部分和与所述光阻挡部分邻近的线的之间的短;洛。应该理解，前面的大概描述和以下的详细描述是示例性的和说明性的， 旨在4是供所保护的本专利技术的进一 步的说明。附图说明附图示出了本专利技术的实施例，并与描述一起用来解释本专利技术的原理，其 中，所包括的附图用来提供对本专利技术的进一步的理解，并且附图包括在该说 明书中并构成该说明书的一部分。图1是示出了根据本专利技术的阵列基底的示例性实施例的平面图。图2是示出了图1中所示的半导体线和光阻挡部分的平面图。图3是沿着图1中的I-I'线截取的剖视图。图4是图2中的部分A的放大的平面图。图5是沿着图1中的n-ir线截取的剖视图。图6是示出了本专利技术的液晶显示器的示例性实施例的剖视图。 图7是图6中所示的液晶显示器的等效电路图。具体实施例方式以下，将参照附图更充分地描述本专利技术，在附图中示出了本专利技术的实施例。然而，本专利技术可以以许多不同的形式来实施，并且不应该^:解释为局限 于这里阐述的实施例。当然，提供这些实施例使得本公开彻底，这些实施例 将本专利技术的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见， 会夸大层和区域的尺寸和相对尺寸。在附图中相同的标号表示相同的元件。应该理解，当元件或层被称作在另一元件或层上、连接到另一元 件或层、结合到另一元件或层时，该元件或层可直接在另一元件或层上、 直接连接到另一元件或层、直接结合到另一元件或层，或者也可存在中间元 件或层。相反，当元件或层被称作直接在另一元件或层上、直接连接到 另一元件或层、直接结合到另一元件或层时，不存在中间元件或层。相同 的标号始终表示相同的元件。如这里所用的，术语和/或包括相关的所列 项的一个或多个的任意组合和全部组合。应该理解，尽管在这里会用术语第一、第二等来描述不同的元件、组件、 区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术 语所限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、 组件、区域、层或部分区别开来。因此，在不脱离本专利技术教导的情况下，下 面讨论的第一元件、组件、区域、层或部分可被称为第二元件、组件、区域、 层或部分。为了易于描述如图中示出的一个元件或特征与其它元件或特征的关系， 在这里可使用空间相对术语例如在…之下、在…下方、下面的、在… 上方、上面的等。应该理解，空间相对术语意在包本文档来自技高网...

【技术保护点】
一种阵列基底，包括：底基底；至少一个像素部分，设置在所述底基底上，用于显示图像，所述像素部分包括：第一信号线，在第一方向上延伸，用于传输与所述图像对应的第一信号；第二信号线，在与所述第一方向基本垂直的第二方向上延伸，用于传输与所述图像对应的第二信号，所述第二信号线与所述第一信号线绝缘，并跨过所述第一信号线；半导体线，设置在所述底基底和所述第二信号线之间，并设置在与所述第二信号线对应的位置处；多个光阻挡部分，设置在所述半导体线的下方，并彼此分隔开，用于阻挡光，其中，每个光阻挡部分的电势低于临界电势，所述临界电势造成所述光阻挡部分和与所述光阻挡部分邻近的线之间的短路。

【技术特征摘要】
KR 2006-7-20 10-2006-00680761、一种阵列基底，包括底基底；至少一个像素部分，设置在所述底基底上，用于显示图像，所述像素部分包括第一信号线，在第一方向上延伸，用于传输与所述图像对应的第一信号；第二信号线，在与所述第一方向基本垂直的第二方向上延伸，用于传输与所述图像对应的第二信号，所述第二信号线与所述第一信号线绝缘，并跨过所述第一信号线；半导体线，设置在所述底基底和所述第二信号线之间，并设置在与所述第二信号线对应的位置处；多个光阻挡部分，设置在所述半导体线的下方，并彼此分隔开，用于阻挡光，其中，每个光阻挡部分的电势低于临界电势，所述临界电势造成所述光阻挡部分和与所述光阻挡部分邻近的线之间的短路。2、 如权利要求1所述的阵列基底，其中，每个光阻挡部分的面积小于与 所述临界电势对应的面积。3、 如权利要求1所述的阵列基底，其中，每个光阻挡部分的长度小于与 所述临界电势对应的长度。4、 如权利要求1所述的阵列基底，其中，所述像素部分还包括用于传输 共电压的第三信号线，所述第三信号线与所述第一信号线基本平行，并且在 丄夸过所述第二信号线的同时与所述第二信号线绝缘。5、 如权利要求4所述的阵列基底，其中，所述光阻挡部分、所述第一信 号线和所述第三信号线形成在同一层上，所述光阻挡部分与所述第一信号线 和所述第三信号线绝缘。6、 如权利要求4所述的阵列基底，其中，每个光阻挡部分的宽度为大约 9微米至大约11微米，长度为大约180微米至大约190微米，每个光阻挡部 分与邻近的线之间的距离为大约IO微米至大约14微米。7、 如权利要求6所述的阵列基底，其中，所述宽度为大约10微米，所 述长度等于或小于大约185微米，所述距离为大约12微米。8、 如权利要求4所述的阵列基底，其中，所述像素部分还包括用于传输 所述第一信号的第四信号线，所述第四信号线与所述第一信号线基本平行， 并与所述第 一信号线形成在同 一层上。9、 如权利要求8所述的阵列基底，其中，所述第三信号线i殳置在所述第 一信号线和所述第四信号线之间，并分别与所述第一信号线和所述第四信号 线分隔开第一距离和第二距离，所述第四信号线与相邻像素部分的第一信号 线分隔开第三距离，所述第三距离小于所述第二距离。10、 如权利要求9所述的阵列基底，其中，至少两个光阻挡部分设置在 所述第一信号线和所述第三信号线之间， 一个光阻挡部分设置在所述第三信 号线和所...

【专利技术属性】
技术研发人员：秋玟亨，朴旻昱，宋荣九，金仁雨，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：KR[韩国]