在单一光掩模步骤中制作铁磁电感器芯和电容器电极制造技术

一种集成电路电容器，其具有底板（５０ａ）、电介质层（２５０’）和铁磁顶板（２０ａ）。以及，一种在半导体晶片上制造集成电路的方法。该方法包括：形成电容器（５０ａ）的底板和感应线圈（５０ａ）的底部；形成蚀刻阻止层（２５０’）；形成铁磁电容器顶板（２０ａ）和铁磁芯（２０ｂ）；形成感应线圈（５０ｂ）的顶部以及通孔（５０ｃ），所述通孔将感应线圈（５０ｂ）的顶部耦连到感应线圈（５０ｃ）的底部。

【技术实现步骤摘要】
【国外来华专利技术】在单一光掩模步骤中制作铁磁电感器芯和电容器电极
0001本专利技术涉及集成电路电容器、电感器和变压器，以及制作它们的方法。技术背景0002利用光刻制作诸如集成电路等等的半导体器件包括经过一系列 掩模对衬底进行曝光，以便在衬底上限定各图案化的材料层。对于成本 效益合算的制作，掩模的数量应当保持至最小数目。0003存在一种需求向通过光刻图案形成步骤所建立的集成电路中 添加电感器和类似电路部件。
技术实现思路
0004根据本专利技术，提供了一种半导体器件，其具有一种用最小数目 的掩模所制作的电感器。0005所述的实施例在衬底(其具有在先前步骤中已建立的电路元件) 上形成铁磁电感器芯(core)和电容器电极。正如所述，第一金属互连层 形成于先前所建立的结构上，以限定电容器的底板和电感器线圈的底部。 第二金属互连层的蚀刻阻止层形成于第一金属互连层上，并且铁磁材料 层形成于该蚀刻阻止层上。光致抗蚀剂在铁磁层上形成并进行图案化。 然后，铁磁层被蚀刻，以限定电容器的顶板以及一个邻近感应线圈的底 部的芯。感应线圈的顶部以及用于耦连电感器线圈的底部和顶部的通孔 形成于电介质层内。在一种实施方式中，电感器、铁磁芯和电容器的制 作利用单个掩模而全都完成了 。附图说明0006图l是根据本专利技术的具有铁磁芯的环形电感器的俯视图。0007图2是图1的部分环形电感器的立体图。0008图3是根据本专利技术的另一实施例具有铁磁芯的环形电感器的俯视 图。0009图4是根据本专利技术的具有铁磁芯的螺线管的俯视图。0010图5是根据本专利技术的具有铁磁芯的嵌套环形电感器的俯视图。0011图6是根据本专利技术的具有铁磁芯的变压器的俯视图。0012图7是根据本专利技术的另一实施例具有铁磁芯的变压器的俯视图。0013图8是根据本专利技术的部分集成电路的横截面图。0014图9是根据本专利技术另一实施例的部分集成电路的横截面图。0015图10A-10J是根据本专利技术的一种形成铁磁电容器、电感器和变压 器的工艺的横截面图。具体实施方式0016图1示出了根据本专利技术的实施例的带有铁磁芯20的环形电感器 10。环形电感器10是具有感应线圈30的三维电感器，该感应线圈围绕铁 磁芯20许多圈。只有铁磁芯20、底部感应线圈30a和顶部感应线圈30b可 以从图l所示的俯视图中看到。0017图2是环形电感器10的一部分(如图l所示)的立体图。该图说 明了这个示例性应用的平行的底部感应线圈30a和对角顶部感应线圈 30b。图2还示出了通孔30c，其将底部感应线圈30a物理电连接到顶部感 应线圈30b，从而产生围绕电感器铁芯20的电感器线圈螺旋。0018本专利技术不局限于如图1和图2所示的感应线圈布置。当然，具有 任何适当形状的感应线圈都属于本专利技术的范围。例如，图3图解说明了具 有L形底部感应线圈50a和顶部感应线圈50b的环形电感器40。0019而且，制造各种电感器结构也属于本专利技术的范围。例如，螺线 管60 (图4)或者嵌套的环形电感器70 (图5)属于本专利技术的范围。并且， 具有主线圈100和次线圈110的变压器80、 90 (分别为图6和图7)也属于 本专利技术的范围。优选地，变压器80、 90的铁磁芯20包含至少一个槽口62、 72或者部分槽口64，以阻止涡电流的流动(从而提高变压器的效率)。 此外，任何电感器结构(即IO、 40、 60、 70)可以引入带槽口的铁磁芯 20。优选地，在铁磁芯内形成的槽口很薄_一薄到30nm;然而，这些槽 口可以高达500 nm厚。0020图8是根据本专利技术的集成电路200的一部分的横截面图。通常， 集成电路制造或工艺流程被分成两部分前段制程(Fnmt-End-Of-line， FEOL)结构120的制造和后段制程(Back-End-Of-line， BEOL)结构130 的制造。包含硅衬底140的结构称作集成电路200的FEOL结构120。FEOL 结构120通常被称为晶体管层。图8所示的FEOL结构120的示例 性部分包括晶体管，其具有栅氧化物150、栅电极160和源极/漏极170; 然而，在FEOL结构120内具有任何形式的逻辑电路都属于本专利技术的范 围。0021上述的晶体管是一层电介质绝缘体180，其包含将晶体管电连接 至FEOL结构120的其它逻辑元件(未示出)的金属触点l卯。电介质绝缘 体180可以是诸如SiO2的任何适当材料。触点190可以由诸如钨(W)的任 何适当的导电材料组成。0022BEOL 130包含单波形花纹的金属互连层210和至少一个双波形花 纹的金属互连层220、 230。层210、 220和230包含金属线50，其适当地将 电信号和功率路由通过电子器件。0023单波形花纹的金属互连层210的金属线50由电介质材料240加以 电绝缘。金属线50可以由任何适当的导电材料组成，诸如铜、钽、钛、 金、镁、银、锡、铝、或者甚至是铜和诸如镁、银、锡、铝等金属的合 金。电介质材料240可以是任何低k的绝缘材料，例如氟化石英玻璃(FSG)或有机硅玻璃材料(OSG)。另外，单波形花纹的金属 互连层210可以具有形成于电介质材料240和FEOL 120之间的薄电介质层 250。任何适当的材料可以用于薄电介质层250。例如，薄电介质层250可 以包括SiC、 SiCN、 SiCO、或Si3N0024薄电介质层250可以执行许多功能。例如，其可以用作扩散阻挡 层，防止金属线50中的铜扩散到晶体管的硅沟道或者扩散到另一被隔离 的金属线(进而产生电短路)。其次，薄电介质层250可以担当在电介质 绝缘材料240内制造金属线50时的蚀刻阻止。最后，薄电介质层250可以 担当粘附层，以有助于将一层电介质240固定到FEOL 120或者固定到双波 形花纹层220。为了可读性起见，薄电介质层250在本专利技术说明书其余部 分中将被称为蚀刻阻止层250 。0025双波形花纹的金属互连层220和230包含金属互连和通孔50，它 们被电介质材料240电绝缘。如同单波形花纹的金属互连层210，双波形 花纹的金属互连层220、 230的金属线50可以包含任意金属，例如铜。然 而，诸如钽、钛、金、镁、银、锡、铝或者铜(与诸如镁、银、锡、铝 等金属)合金的其它金属的使用也属于本专利技术的范围。双波形花纹的金 属互连层220、 230的电介质材料240还可以是OSG、 FSG、任何低k薄膜或 者任何超低k薄膜。双波形花纹层220、 230优选包含电介质蚀刻阻止层 250。任何适当的电介质材料，例如SiC、 SiCN、 SiCO、或Si3N4，可以用 作双波形花纹金属互连层220、 230的蚀刻阻止层250。0026制作具有一个或多个单波形花纹的金属互连层210和/或一个或 多个双波形花纹的金属互连层220、 230的集成电路200属于本专利技术的范 围内。保护性的覆盖层260往往形成于最后的金属互连层之上，以提供 一个防氧且防湿层。任何适当的材料可以用于保护性的覆盖层260，这些 材料例如Si02或SiN。0027根据本专利技术，集成电路200的金属互连层230中的一个金属互连 层包含一层铁磁材料20，其用来形成用于电感器或变压器的电容器顶板 20a以及感应线圈20b。又根据本专利技术，铁磁电容器顶板20a是在与本文档来自技高网...

【技术保护点】
一种在半导体晶片上制造集成电路的方法，其包括：在所述半导体晶片上形成前段制程ＦＥＯＬ结构；在所述ＦＥＯＬ结构上形成第一金属互连层，所述第一金属互连层包含电容器的底板和感应线圈的底部；在所述第一金属互连层上形成第二金属 互连层的蚀刻阻止层；在所述蚀刻阻止层上形成铁磁层；在所述铁磁层上形成光致抗蚀剂层；图案化所述光致抗蚀剂层；蚀刻所述铁磁层以形成所述电容器的顶板以及邻近感应线圈的所述底部的芯；在所述半导体晶片上形成所述 第二金属互连层的电介质层；以及在所述第二金属互连层的所述电介质层内形成所述感应线圈的顶部及通孔，所述通孔将所述感应线圈的所述顶部耦连到所述感应线圈的所述底部。

【技术特征摘要】
【国外来华专利技术】US 2004-12-10 11/008,9001.一种在半导体晶片上制造集成电路的方法，其包括在所述半导体晶片上形成前段制程FEOL结构；在所述FEOL结构上形成第一金属互连层，所述第一金属互连层包含电容器的底板和感应线圈的底部；在所述第一金属互连层上形成第二金属互连层的蚀刻阻止层；在所述蚀刻阻止层上形成铁磁层；在所述铁磁层上形成光致抗蚀剂层；图案化所述光致抗蚀剂层；蚀刻所述铁磁层以形成所述电容器的顶板以及邻近感应线圈的所述底部的芯；在所述半导体晶片上形成所述第二金属互连层的电介质层；以及在所述第二金属互连层的所述电介质层内形成所述感应线圈的顶部及通孔，所述通孔将所述感应线圈的所述顶部耦连到所述感应线圈的所述底部。2. 根据权利要求1所述的方法，其中所述蚀刻阻止层的一部分是所述 电容器的电介质。3. ...

【专利技术属性】
技术研发人员：KD布瑞南，SSP拉奥，
申请(专利权)人：德克萨斯仪器股份有限公司，
类型：发明
国别省市：US[美国]