图案形成方法技术

提供一种图案形成方法，其中包括下列步骤：将包括嵌段共聚物、硅化合物、以及用于溶解上述组分的溶剂的组合物涂布到对象上，以便在该对象上形成一层该组合物；使该层组合物进行嵌段共聚物的自组织，以使相分离成其中定位有通过热处理或／和氧等离子体处理而具有较高抗刻蚀性能的硅化合物的第一相和包含通过热处理或／和氧等离子体处理而具有较低的抗刻蚀性能的聚合物相的第二相，从而形成具有精细图案的图案层；以及用这样形成的图案层作为掩模刻蚀该对象。

【技术实现步骤摘要】

本专利技术涉及一种具有周期阵列结构的利用嵌段共聚物的自组织相分离结构的精细图 案的制作方法。
技术介绍
本专利技术的适用于例如高密度记录介质和高集成电子元件的制造。 诸如个人计算机这类信息技术设备其功能的最新快速提高在很大程度上依赖于例如半导体器件制造中所使用的微制作技术的进步。到目前为止，设法提高制作尺度的精细度 主要是通过使用在光刻中发出更短波长光的曝光光源来进行这种努力。但提高的制作尺度 的精细度和提高的图案密度导致制造工艺中的光刻其成本巨大。将图案尺度的精细度提高 到小于100nm是下一代半导体器件或诸如形成有图案的介质这类高密度微制造记录介质 所要求的。举例来说，电子束作为该用途的曝光光源来说被认为是有效的。但这涉及到制 作产能方面的大问题。上述情况下，作为低成本同时可实现高产能的制作方法，提出了一种利用材料以自组 织方式形成特定序列的阵列图案的现象的制作方法。其他方法中，根据一种利用嵌段共 聚物的方法，可通过将合适溶剂中所溶解的嵌段共聚物的溶液涂布到一对象上的简单工 艺来形成一种单层序列的阵列图案，该方法的应用已经作为一种微制作技术所报导(举例 来说，参照RMansky等；Appl. Phys. Lett vol.68， p.2586和M. Park等；Science, vol.276, p.1401)。上述所提出的各方法包括通过臭氧处理、等离子体刻蚀、电子束照射等消除具有嵌 段共聚物的相分离结构的单个聚合物相来形成凹凸图案，并用该凹凸图案作为掩模来制作下面的衬底。但通常该嵌段共聚物的相分离结构其层厚方向上的尺寸与衬底上在二维方向上所形 成的图案的尺寸相等或者相比较小，因此难以令人满意地确保作为掩模所形成的图案其抗 刻蚀性能。因而使用这种嵌段共聚物的相分离结构作为刻蚀掩模来刻蚀对象时，无法制作 具有令人满意的较高的深宽比的结构。为了解决上述问题，还提出了一种方法，它包括通过例如等离子体刻蚀将嵌段共聚 物的自组织的图案一次性转移到嵌段共聚物下面的图案转移膜上，以及用图案转移膜作为 刻蚀掩模靠氧等离子体刻蚀下面的厚抗蚀剂膜以便将较高的深宽比的图案转移到下面的抗蚀剂膜上(参照日本特开2001-323736号公报和M. Park等；Appl. Phys. Lett, vol.79, p. 257)。但同样，该方法中在嵌段共聚物转移到图案转移膜上的过程中得不到较高的深宽比， 因而某些情况下该图案无法较为容易地如实转移。刻蚀中不令人满意的深宽比，意味着膜 厚分布的非常小的凹凸不平和嵌段共聚物膜的自组织的图案作为图案转移膜中的刻蚀深 度的变化所突显，并且转移到图案转移膜上。极端情况下，这可能导致下面的抗蚀剂膜其 中一部分图案消失。作为克服上述缺点的方法，提出了一种在刻蚀深宽比中放大包含彼此不同组分的二嵌 段共聚物的刻蚀选择比的方法(参照日本特开2003 — 155365号公报)。该方法包括通过 等离子体刻蚀将二嵌段共聚物其中一个组分变化为凹部形式，通过旋转涂布以诸如硅化合 物这类具有高抗刻蚀性能的组分填充该凹部，再次通过等离子体刻蚀将图案转移到下面的 薄膜上。该方法遇到工艺复杂这一问题。另一方面，对自组织的利用中，对进行排序的有序阵列方向的调整同样很重要。磁记 录介质中预期实现高密度的具有图案的介质这一情形中，再生或者记录中均要求存取每一 形成有图案的各磁性材料粒子。这种情况下，为了使再生头对记录线进行循轨，各磁性材 料粒子应按同一方向配置。将各单电子等作为信息处理的诸如量子效应器件这类电子元件，可预期成为当前诸多 半导体器件当中具有潜力以实现密度和功耗进一步改善的元件。这种情况下，也有一用于 检测信号的电极应设置于使量子效应显现的结构中。因而，使量子效应显现的微结构应具 有一预定的阵列，同时所形成的区域应得到适当的调整。为了调整嵌段共聚物的自组织的阵列方向，已给出一提案，其中在衬底中预先形成一 凹部结构，并且用该凹部结构作为引导来调整粒子的阵列方向(参照R. A. Segalman等;Bulletin of the American Physical Society, Vol. 45, No. 1, p. 559, ibid.， Vol.46, No. 1, p. 1000, M. Trawick等；和ibid., Vol. 46, No. 1, p. 1000)。上述方法中，二嵌段共聚物的阵列 方向可统一提供，但另一方面如上文所述，二嵌段共聚物的相分离结构中的深宽比较低， 因而无法通过刻蚀形成具有令人满意的较高的深宽比的图案。此外，目前尚未提出只在任 意所需的区域淀积二嵌段共聚物用的任意方法。而且进行了用特定的嵌段共聚物的自组织形成一精细图案用的技术研究(参照ErikM. Freer等;Nano Letters, 2005， Vol.5, No.lO,第2014至2018页)。但上述研究中所提出的各 方法同样具有兼容性方面的很多问题，对于稳定形成高质量精细图案而言不能说是有效 的。
技术实现思路
鉴于现有技术的上述问题提出了本专利技术，本专利技术其目的在于，提供一种图案形成的方 法，其在使用靠嵌段共聚物的自组织所形成的刻蚀掩模的微制作技术中，可以以一种简单 的工艺中将自组织所形成的、既具有令人满意的抗刻蚀性能又具有较高的深宽比的图案如 实转移到对象上。本专利技术的上述目的可以通过一达成，该方法包括下列步骤将包括嵌段 共聚物、硅化合物、以及用于溶解上述组分的溶剂的组合物涂布到对象上，以便在该对象 上形成一层该组合物；使该层组合物经过嵌段共聚物的自组织，从而相分离成其中定位有具有较高抗刻蚀性能的硅化合物的第一相，和包含有具有较低抗刻蚀性能的聚合物相的第二相，由此形成具有精细图案的图案层；以及用具有该精细图案的图案层作为掩模刻蚀该 对象。根据本专利技术的另一方面，提供有一种由上述方法所生产的形成有图案的产品。 本专利技术的中，通过因嵌段共聚物的自组织而使得包括嵌段共聚物、硅化 合物、以及用于溶解上述组分的溶剂的组合物层微相分离成其中定位有具有较高抗刻蚀性 能的硅化合物的相和包含具有较低抗刻蚀性能的聚合物相的相，来形成精细图案。根据这 种构成，能够以一简单工艺快速形成一具有较高的深宽比的精细掩模图案。附图说明图1A—图1E是图示本专利技术其中一个实施例的工艺剖面图。 图2A—图2E是图示本专利技术其中另一实施例的工艺剖面图。具体实施方式本专利技术的包括下列步骤将包括嵌段共聚物、硅化合物、以及用于溶解 上述组分的溶剂的组合物涂布到对象上，以便在该对象上形成一层该组合物；使该层组合 物经过嵌段共聚物的自组织，从而微相分离成其中定位有具有较高抗刻蚀性能的硅化合物 的第一相，和包含有具有较低抗刻蚀性能的聚合物相的第二相，由此形成其中形成有精细 图案的图案层；以及用其中形成有精细图案的图案层作为掩模刻蚀该对象。下面参照附图说明本专利技术的。图1是图示本专利技术方法其中一实施例的工艺剖面图。开始时，如图1A所示，嵌段共聚物层2作为第一抗蚀剂层形成于对象1上。嵌段共 聚物层2是通过在对象上涂布包括嵌段共聚物、硅化合物、以及用于溶解上述组分的溶剂 的组合物形成的。嵌段共聚物是具有自组织相分离能力的共聚物,并且尤其优选的是包括至少是聚环氧 乙烷作为共聚物组分的本文档来自技高网...

【技术保护点】
一种图案形成方法，包括下列步骤：将包括嵌段共聚物、硅化合物、以及用于溶解上述组分的溶剂的组合物涂布到对象上，以便在所述对象上形成一层所述组合物；对所述组合物层实施嵌段共聚物的自组织，使得相分离成第一相和第二相，所述第一相中定位有通过热处理或／和氧等离子体处理而具有较高的抗刻蚀性能的硅化合物，，所述第二相包含，通过热处理或／和氧等离子体处理具有较低的抗刻蚀性能的聚合物相，从而形成具有精细图案的图案层；以及用这样形成的图案层作为掩模刻蚀所述对象。

【技术特征摘要】
JP 2006-8-15 2006-2215551.一种图案形成方法，包括下列步骤将包括嵌段共聚物、硅化合物、以及用于溶解上述组分的溶剂的组合物涂布到对象上，以便在所述对象上形成一层所述组合物；对所述组合物层实施嵌段共聚物的...

【专利技术属性】
技术研发人员：木原尚子，稗田泰之，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：JP[]