用于闪存工艺的控制栅剖面制造技术

一种非易失性存储器件具有浮栅和控制栅。浮栅包括基本上垂直的剖面并提供电荷存储机制以设定具体的阈值电压。控制栅包括斜剖面以提高可靠性。

【技术实现步骤摘要】
【国外来华专利技术】用于闪存工艺的控制栅剖面闪存器件是一种特殊类型的存储器，可以对其进行擦除和再编程 并且用于在单个数据存储部件中存储编码和/或数据。闪存芯片在多种应用中得到使用，这些应用包括在PC中存储基本输入/输出系统 (BIOS)、在调制解调器中更新新的协议、在蜂窝式电话中设置对于用户友好的特征以及提供保护以防止错误的编码。这些应用需要具有高水平的耐久性、可靠性以及数据保存并且在可预测的时间长度内进行操作而不会出现故障的闪存器件。对于闪存器件的一个可靠性考虑是早期周期性失效(Infant Cycling Failure (ICF ))。由电荷存储材料或选择栅氧化物中的缺陷引起的任何电荷的增益或损失会危害数据的完整性。在包括沉积、清洗、蚀刻及抗蚀剂除去的大量制造步骤中会引入不期望的缺陷。需要新的工艺以减小存储器件中的缺陷密度。附图说明在本文的结尾部分将特别指出并明确要求本专利技术的主题。然而， 在对照附图进行研究时通过参考以下详细的说明可以最好地理解关 于本专利技术的结构和操作方法、及其目的、特征和优点。图1是示出根据本专利技术的包括具有斜面控制栅的非易失性存储 器的无线器件的方框图；图2是示出斜面控制栅的非易失性存储器单元的侧剖面图；以及图3是进一步示出在存在不期望的缺陷的情况下斜面控制栅的 好处的非易失性存储器单元的侧剖面图。应该意识到为了简化和清楚的说明，附图所示的元件没有必要按 比例绘制。例如，为了清楚起见，可以将某些元件的尺寸相对于其它元件放大。此外，如果认为适合，在附图中重复参考标记以表示相应 或相似的元件。具体实施方式在下面的详细说明中，阐述大量的具体细节以便对本专利技术有全面 的理解。然而，本领域技术人员应该理解的是，没有这些具体细节也 可以实现本专利技术。在其它情况下，没有详细说明公知的方法、工艺、 部件以及电路以便不使本专利技术难以理解。在下面的说明和权利要求中，术语耦合和连接连同它们 的派生词可以一起被使用。应该理解的是这些术语彼此之间并不作为 同义词。更确切地，在具体的实施例中，使用连接表示两个或多 个元件彼此直接物理的或电接触，而耦合可以进一步意味着两个 或多个元件彼此不直接接触，但是仍然要彼此协作或互相作用。图1示出可以例如结合到装置件10中的本专利技术的特征。在所示 的实施例中，装置IO是无线通信装置，但应该指出本专利技术不限于无 线应用。在本实施例中，收发器12从一个或多个天线接收和发射调 制信号。模拟前端收发器是独立的射频(RF)集成模拟电路，或选 择地，将其与处理器20嵌入为混合模式集成电路。可以对所接收的 调制信号进行降频变换、滤波，然后将其变换为基带、数字信号。处理器20可以包括基带和应用程序处理功能，其利用一个或多 个处理器内核。通常，方框14和16处理取指令、产生解码、发现操 作数、以及执行适当的动作、然后存储结果的功能。使用多个内核可 以允许一个内核专用于处理应用程序的特定功能，例如，图形、调制 解调器功能等。或者，多个内核可以允许跨内核分担处理工作量。主控制器18控制与系统存储器24交换数据的存储器接口 22。 系统存储器24包括诸如磁盘、随机存取存储器(RAM)、只读存储 器(ROM)和非易失性存储器26的的存储器组合，尽管包括在系统 存储器24中的存储器的类型或种类不限制本专利技术。非易失性存储器26可以是电可擦除可编程只读存储器(EEPROM)、闪存或任何其它 具有控制栅和浮栅的存储器，该存储器能够存储指令和/或数据并且 甚至利用装置10以功率节约模式保存该信息。根据本专利技术，非易失 性存储器26包括斜面控制栅。如先前提到的那样，可以将处理器20和非易失性存储器26结合 到无线装置10中，但是处理器和存储器可以共同包括在除无线电之 外的应用中。因此，本专利技术的实施例可以用于各种应用，将所要求的 主题结合到台式计算机、膝上型电脑、移动电话、MP3播放器、照 相机、通信装置以及个人数字助理(PDA)、医疗或生物技术设备、 汽车安全和防护设备、以及汽车信息娱乐产品。然而，应该理解的是 本专利技术的范围不限于这些实例。图2示出可以多次实例化并且排列成非易失性存储器26的非易 失性存储单元200的一个实施例。 一旦排列好，可以将大容量存储器 分成可以利用片上算法(on-chip algorithms)进行编程和擦除的较小 模块。此外，本实施例提供顺从于每一存储器单元包括多位的多电平 单元(MLC)的结构。值得注意的是，本专利技术的各实施例对于阵列结 构、用于编程和擦除存储单元的算法类型不受限制，或者不受存储在 单个存储单元中的位数的限制。存储单元200采用闪存工艺，其基于CMOS工艺可以具有几个 阱(为了简化没有示出)、双层多晶硅和多个金属层(为了简化仅示 出一个金属层)。使存储单元200的结构适合于具有低电压和高性能 要求的嵌入逻辑能力。在该工艺中形成的单个晶体管可以为具有用于 每一列的分离的漏极和源极线的NOR型单元，或选择地，为NAND型单元。在衬底210上生长沟道氧化物216作为薄的低缺陷氧化物，该氧 化物将浮栅218与其硅界面分离。浮栅218可以具有大约800埃(A) 的厚度。通过多晶硅之间(interpoly)的电介质220在浮栅218上但 与其隔离地形成厚度大约为2000 A的控制栅222，在本实施例中所 述多晶硅之间的电介质220是由二氧化硅-氮化硅-二氧化硅(ONO) 构成的叠层膜。值得注意的是，在不背离本专利技术的情况下，可以在存 储单元200中使用除ONO以外的多晶硅之间的电介质。一个可靠性的问题是闪存单元的接触至栅极的间距，这是本专利技术 所要解决的问题。根据本专利技术，控制栅222形成有斜剖面，其增大接 触至栅极的间距。在该图中，示出存储单元200的截面图，其中示出 在表面221处的宽度wa大于表面223处的宽度wb。在本实施例中， 宽度Wa在210到220纳米(nm)的范围内，而宽度Wb在190到200nm 的范围内，尽管在不背离本专利技术的情况下Wa和Wb的上限僮和下限 值可以在其它实施例中不同。斜剖面提供从控制栅222的底部到顶部 的20纳米的平均宽度变化量，艮卩，wa-wb大约为20nm。控制栅222的斜面可以根据用于限定/蚀刻控制栅的干法蚀刻工 艺确定。蚀刻工艺可以是干法蚀刻，即，通过等离子体的蚀刻，其可 以通过控制在蚀刻工艺中使用的气体量来改变。在蚀刻工艺中使用的 等离子体类型可以有助于确定控制栅222中多晶硅(poly)的斜面。一旦形成用于控制栅222的斜剖面，对多晶硅栅进行硅化，以便通过提供低于传统多晶硅栅的表面电阻来减少字线电阻。如果期望在 存储单元200中有硅化物，则该硅化物可以是选自IVA族、VA族和 vm族金属中的金属。在附图所示的实施例中，通过在整个结构上沉 积覆盖金属层，随后进行硅化物退火来使钴自对准多晶硅化物(cobalt salicide (CoSi2)) 224自对准于控制栅222。原则上，仅在金属与硅 接触之处形成硅化物。在衬底210中形成用于晶体管的源极区212和漏极区214，其中 扩散区在浮栅218和控制栅222的任意一侧与隔离物226对准。该自 对准方案允许亚光刻多晶硅间隔(sub-lithographic poly space)。源极 区212可以为渐本文档来自技高网...

【技术保护点】
一种非易失性存储器件，包括：衬底；所述衬底上的第一绝缘层；形成在所述第一绝缘层上以提供用于所述非易失性存储器件的浮栅的第一半导体层；所述第一半导体层上的第二绝缘层；以及形成在所述第二绝缘层上以提供用于所述非易失性存储器件的控制栅的第二半导体层，其中形成具有斜剖面的所述控制栅，该斜剖面在所述控制栅顶部的宽度基本上小于在底部的宽度。

【技术特征摘要】
【国外来华专利技术】US 2005-2-22 11/063,0201、一种非易失性存储器件，包括衬底；所述衬底上的第一绝缘层；形成在所述第一绝缘层上以提供用于所述非易失性存储器件的浮栅的第一半导体层；所述第一半导体层上的第二绝缘层；以及形成在所述第二绝缘层上以提供用于所述非易失性存储器件的控制栅的第二半导体层，其中形成具有斜剖面的所述控制栅，该斜剖面在所述控制栅顶部的宽度基本上小于在底部的宽度。2、 根据权利要求1所述的非易失性存储器件，其中在所述控制 栅顶部的宽度在190到200nrn的范围内，而在底部的宽度在210到 220纳米(nm)的范围内。3、 根据权利要求1所述的非易失性存储器件，其中斜剖面提供 从控制栅顶部到底部的大约20纳米(nm)的平均宽度差值。4、 根据权利要求1所述的非易失性存储器件，还包括 所述衬底中的漏极区；以及至与所述控制栅分隔开的所述漏极区的接触，其中从所述控制栅 的顶部边缘至所述接触的距离大于所述控制栅的底部边缘至所述接 触的距离。5、 根据权利要求4所述的非易失性存储器件，其中从所述控制 栅的顶部边缘至所述接触的距离比从所述控制栅的底部边缘至所述 接触的距离大大约10nm。6、 根据权利要求1所述的非易失性存储器件，其中所述第二绝 缘层是由二氧化硅-氮化硅-二氧化硅(ONO)构成的叠层膜。7、 一种制造闪存器件的方法，包括 在衬底上生长第一绝缘层； 在所述第一绝缘层上形成第一多晶硅层； 在所述第一多晶硅层上设置第二绝缘层；以及 在所述第二绝缘层上形成第二多晶硅层，其中所述第一多晶硅层是浮栅，其具有基本上平行于衬底表面的顶部部分和底部部分和基本 上垂直于衬底表面的侧面，以及其中所述第二多晶硅层是控制栅，其 具有基本上平行于所述衬底表面的顶部部分和底部部分和不垂直于 所述衬底表面的侧面。8、 根据权利要求7所述的方法，其中所述控制栅具有斜剖面， 并...

【专利技术属性】
技术研发人员：S弗兰恰里尼，D阿尔奇迪亚科诺，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]