用于超导器件的输入/输出系统和方法技术方案

一种量子处理器包括多个图块，该多个图块以第一网格布置，并且其中，该多个图块中的第一图块包括多个量子位(例如，超导量子位)。该量子处理器进一步包括移位寄存器、量子位读出器件、多个数模转换器(DAC)缓冲级、以及以第二网格布置的多个移位寄存器能加载的DAC，该移位寄存器包括通信地耦合到频率复用谐振(FMR)读出的至少一个移位寄存器级。该量子处理器可以进一步包括具有至少一个传输线电感的传输线、超导谐振器、以及将该超导谐振器通信地耦合到该传输线的耦合电容。数字处理器可以对该多个移位寄存器能加载的DAC中的至少一个DAC进行编程。对该第一图块的编程可以与对该多个图块中的第二图块的编程并行执行。图块中的第二图块的编程并行执行。图块中的第二图块的编程并行执行。

【技术实现步骤摘要】
【国外来华专利技术】用于超导器件的输入/输出系统和方法


[0001]本披露内容总体上涉及用于诸如超导量子计算机和超导经典计算机等超导器件的输入和/或输出系统和方法，并且更具体地涉及用于将数据输入到超导量子处理器和/或测量该超导量子处理器中的量子位的状态的系统和方法。

技术介绍

[0002]频率复用谐振(FMR)读出
[0003]超导微波谐振器已经用于各种领域，包括但不限于量子计算和天文学。例如，在量子计算中，已经使用超导谐振器来检测量子位的状态。在天文学中，已经将超导微波谐振器用在微波动态电感检测器(MKID)中。在这两种情况下，可以将许多谐振器(用作检测器或用在检测器中)耦合到公共传输线，并通过频域复用对其进行集成(见术语表)。
[0004]使用FMR技术，可以使用具有不同谐振频率的超导谐振器来读出多个量子位。通过使用频域复用，谐振器可以共享公共微波传输线。

技术实现思路

[0005]一种量子处理器可以被概括为包括多个图块(tile)、移位寄存器、量子位读出器件、多个数模(DAC)缓冲级、以及以第二网格布置的多个移位寄存器能加载的数模转换器(DAC)，该多个图块以第一网格布置，该多个图块中的第一图块包括第一量子位，该移位寄存器包括通信地耦合到频率复用谐振(FMR)读出的至少一个移位寄存器级。在一些实施方式中，第一量子位通信地耦合到量子位读出器件。在一些实施方式中，该多个DAC缓冲级中的至少一个缓冲级通信地耦合到该多个移位寄存器能加载的DAC中的至少一个DAC。
[0006]在一些实施方式中，第一量子位是超导量子位。在一些实施方式中，超导量子位是超导通量量子位。
[0007]在一些实施方式中，该量子处理器进一步包括微波传输线，该微波传输线通信地耦合到FMR读出。
[0008]在一些实施方式中，FMR读出包括超导谐振器。
[0009]在一些实施方式中，第一网格和第二网格在超导集成电路上彼此穿插。本上下文中的术语穿插是指第一网格和第二网格(以及网格中的器件)彼此在超导集成电路上的物理混叠、交织、交错、编织或混合。
[0010]在一些实施方式中，FMR读出和该多个移位寄存器能加载的数模转换器(DAC)位于同一超导集成电路上。
[0011]在一些实施方式中，该量子处理器进一步包括传输线、超导谐振器、以及将该超导谐振器通信地耦合到该传输线的耦合电容，该传输线包括至少一个传输线电感。
[0012]在一些实施方式中，FMR读出通过超导通孔通信地耦合到该量子处理器的至少一个其他元件。在一些实施方式中，FMR读出通过凸块键(bump bond)和/或焊键(solder bond)中的至少一者通信地耦合到该量子处理器的至少一个其他元件。
[0013]一种混合计算系统可以被概括为包括上述各个实施方式的量子处理器，并且进一步包括至少一个数字处理器以及通信地耦合到该至少一个数字处理器的至少一个非暂态处理器可读介质，该至少一个非暂态处理器可读介质存储处理器可执行指令或数据中的至少一者，这些指令或数据当由该至少一个数字处理器执行时使该至少一个数字处理器对该量子处理器进行编程。
[0014]在一些实施方式中，为了使该至少一个数字处理器对该量子处理器进行编程，处理器可执行指令或数据中的至少一者当由该至少一个数字处理器执行时使该至少一个数字处理器对多个图块中的第一图块进行编程。在一些实施方式中，为了使该至少一个数字处理器对多个图块中的第一图块进行编程，处理器可执行指令或数据中的至少一者当由该至少一个数字处理器执行时使该至少一个数字处理器对该多个移位寄存器能加载的DAC中的至少一个DAC进行编程。
[0015]在一些实施方式中，为了使该至少一个数字处理器对该量子处理器进行编程，处理器可执行指令或数据中的至少一者当由该至少一个数字处理器执行时进一步使该至少一个数字处理器对该多个图块中的第二图块进行编程。在一些实施方式中，为了使该至少一个数字处理器对该多个图块中的第二图块进行编程，处理器可执行指令或数据中的至少一者当由该至少一个数字处理器执行时使该至少一个数字处理器对该多个图块中的第一图块和第二图块进行并行编程。在上述各个实施方式中，使该至少一个数字处理器对该多个图块中的第一图块和第二图块进行并行编程可以使对第一图块进行编程所需的第一时间与对该多个图块中的第二图块进行编程所需的第二时间至少大致相同。
[0016]在一些实施方式中，处理器可执行指令或数据中的至少一者当由该至少一个数字处理器执行时进一步使该混合计算系统将该多个图块中的第一图块的第一量子位与该多个图块中的第一图块的第二量子位并行读出。在上述各个实施方式中，处理器可执行指令或数据中的至少一者当由该至少一个数字处理器执行时进一步使该混合计算系统将该多个图块中的第一图块的第一量子位与该多个图块中的第二图块的第三量子位并行读出。
[0017]在一些实施方式中，处理器可执行指令或数据中的至少一者当由该至少一个数字处理器执行时进一步使该混合计算系统读出该多个图块中的第一图块的第一量子位和该多个图块中的第二图块的第二量子位，其中，读出该多个图块中的第一图块的第一量子位所需的第一时间与读出该多个图块中的第二图块的第二量子位所需的第二时间至少大致相同。
[0018]在上述各个实施方式中，处理器可执行指令或数据中的至少一者当由该至少一个数字处理器执行时进一步使该至少一个数字处理器以并行操作至少对该量子处理器的第一部分和该量子处理器的第二部分进行校准，该量子处理器的第一部分对于该量子处理器的第二部分而言是非本地的。
[0019]一种量子计算机可以被概括为包括第一超导集成电路和第二超导集成电路，该第一超导集成电路包括量子处理器，该量子处理器包括多个超导通量量子位，该第二超导集成电路包括输入/输出系统，其中，该输入/输出系统包括移位寄存器、量子位读出器件、多个DAC缓冲级、以及以网格布置的多个移位寄存器能加载的数模转换器(DAC)，该移位寄存器包括通信地耦合到频率复用谐振读出(FMRR)模块的至少一个移位寄存器级。
[0020]一种对混合计算系统进行编程的方法，该混合计算系统包括量子处理器和数字处
理器，该量子处理器包括多个图块、移位寄存器、量子位读出器件、多个数模转换器(DAC)缓冲级、以及以第二网格布置的多个移位寄存器能加载的DAC，该多个图块以第一网格布置，该多个图块中的第一图块包括第一量子位，该移位寄存器包括通信地耦合到频率复用谐振(FMR)读出的至少一个移位寄存器级，该方法可以被概括为包括：由该数字处理器对该量子处理器进行编程，以及由该数字处理器对该量子处理器进行读出。
[0021]在一些实施方式中，由该数字处理器对该量子处理器进行编程包括对该多个图块中的第一图块进行编程。在一些实施方式中，对该多个图块中的第一图块进行编程包括对该多个移位寄存器能加载的DAC中的至少一个DAC进行编程。
[0022]在一些实施方式中，由该数字处理器对该量子处理器进行编程进一步包括对该多个图块中的第二图块进行编本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种量子处理器，包括：多个图块，多个该图块以第一网格布置，多个该图块中的第一图块包括第一量子位；移位寄存器，该移位寄存器包括通信地耦合到频率复用谐振读出的至少一个移位寄存器级；量子位读出器件；多个数模转换器缓冲级；以及以第二网格布置的多个移位寄存器能加载的数模转换器。2.根据权利要求1所述的量子处理器，其中，该第一量子位通信地耦合到该量子位读出器件。3.根据权利要求1所述的量子处理器，其中，多个该数模转换器缓冲级中的至少一个缓冲级通信地耦合到多个该移位寄存器能加载的数模转换器中的至少一个数模转换器。4.根据权利要求1所述的量子处理器，其中，该第一量子位是超导量子位。5.根据权利要求4所述的量子处理器，其中，该超导量子位是超导通量量子位。6.根据权利要求1所述的量子处理器，进一步包括微波传输线，该微波传输线通信地耦合到该频率复用谐振读出。7.根据权利要求1所述的量子处理器，其中，该频率复用谐振读出包括超导谐振器。8.根据权利要求1所述的量子处理器，其中，该第一网格和该第二网格在超导集成电路上彼此穿插。9.根据权利要求1所述的量子处理器，其中，该频率复用谐振读出和多个该移位寄存器能加载的数模转换器位于同一超导集成电路上。10.根据权利要求1所述的量子处理器，进一步包括：传输线，该传输线包括至少一个传输线电感；超导谐振器；以及耦合电容，该耦合电容将该超导谐振器通信地耦合到该传输线。11.根据权利要求1所述的量子处理器，其中，该频率复用谐振读出通过超导通孔通信地耦合到该量子处理器的至少一个其他元件。12.根据权利要求1所述的量子处理器，其中，该频率复用谐振读出通过凸块键或焊键中的至少一者通信地耦合到该量子处理器的至少一个其他元件。13.一种混合计算系统，包括根据权利要求1至12中任一项所述的量子处理器，并且进一步包括：至少一个数字处理器；以及通信地耦合到至少一个该数字处理器的至少一个非暂态处理器可读介质，至少一个该非暂态处理器可读介质存储处理器可执行指令或数据中的至少一者，这些指令或数据当由至少一个该数字处理器执行时使至少一个该数字处理器对该量子处理器进行编程。14.根据权利要求13所述的混合计算系统，其中，为了使至少一个该数字处理器对该量子处理器进行编程，该处理器可执行指令或数据中的至少一者当由至少一个该数字处理器执行时使至少一个该数字处理器对多个该图块中的第一图块进行编程。15.根据权利要求14所述的混合计算系统，其中，为了使至少一个该数字处理器对多个
该图块中的第一图块进行编程，该处理器可执行指令或数据中的至少一者当由至少一个该数字处理器执行时使至少一个该数字处理器对多个该移位寄存器能加载的数模转换器中的至少一个数模转换器进行编程。16.根据权利要求14所述的混合计算系统，其中，为了使至少一个该数字处理器对该量子处理器进行编程，该处理器可执行指令或数据中的至少一者当由至少一个该数字处理器执行时进一步使至少一个该数字处理器对多个该图块中的第二图块进行编程。17.根据权利要求16所述的混合计算系统，其中，为了使至少一个该数字处理器对多个该图块中的第二图块进行编程，该处理器可执行指令或数据中的至少一者当由至少一个该数字处理器执行时使至少一个该数字处理器对多个该图块中的第一图块和第二图块进行并行编程。18.根据权利要求16和17中任一项所述的混合计算系统，其中，为了使至少一个该数字处理器对多个该图块中的第一图块和第二图块进行并行编程，该处理器可执行指令或数据中的至少一者当由至少一个该数字处理器执行时使对该第一图块进行编程所需的第一时间与对多个该图块中的第二图块进行编程所需的第二时间至少大致相同。19.根据权利要求13所述的混合计算系统，其中，该处理器可执行指令或数据中的至少一者当由至少一个该数字处理器执行时进一步使该混合计算系统将多个该图块中的第一图块的第一量子位与多个该图块中的第一图块的第二量子...

【专利技术属性】
技术研发人员：凯利，
申请(专利权)人：D波系统公司，
类型：发明
国别省市：