晶体管及半导体装置的制作方法制造方法及图纸

本发明专利技术提供一种晶体管及半导体装置的制作方法。上述半导体装置的制作方法，包括形成第一栅极堆叠层，其包含第一及第二含硅层，且具有介于该第一及第二含硅层之间的第一蚀刻停止层，其中该第一含硅层的高度至少为该第一栅极堆叠层高度的１／３。上述半导体装置的制作方法，还包括移除该第二含硅层及该第一蚀刻停止层；以及进行反应该第一含硅层与第一金属的步骤，以硅化该第一含硅层。因此，可形成具有不同栅极高度的全硅化物栅极。较薄的第一含硅层可提供在硅化时较低的热预算，以及在全硅化物栅极中较佳的硅化浓度的均匀度。

【技术实现步骤摘要】

本专利技术涉及半导体装置，特别涉及一种具有硅化反应形成的栅极电极的 半导体装置。
技术介绍
随着集成电路元件尺寸持续不断的縮小化至次微米范围，使得必须利用新的技术，以维持想要的元件效能。金属氧化物半导体场效晶体管(MOSFET) 元件的栅极设计是极度受关注及研发的领域。上述领域其中之一是全硅化物 栅极电极(fully silicided gate electrode; FUSI gate electrode)的使用。虽然全硅化物栅极电极可在，例如调整功率运作效能(tuning work functionperformance)方面，提供较大弹性，但全硅化物栅极电极也使得集成 电路元件较难制作及设计。因此，亟需一种可克服己知问题的改良的全硅化物栅极电极结构及其制 作方法。
技术实现思路
有鉴于此，本专利技术的第一目的在于提供一种半导体装置的制作方法。上 述半导体装置的制作方法，包括形成第一栅极堆叠层，其包含第一及第二含 硅层，且具有介于该第一及第二含硅层之间的第一蚀刻停止层，其中该第一 含硅层的高度至少为该第一栅极堆叠层高度的1/3。上述半导体装置的制作 方法，还包括移除该第二含硅层及该第一蚀刻停止层；以及进行反应该第一 含硅层与第一金属的步骤，以硅化该第一含硅层。根据本专利技术的半导体装置的制作方法，还包括在所述栅极堆叠层的相 对侧形成源/漏极区域；以及通过不同于所述反应步骤的工艺，硅化至少部分 各源/漏极区域的顶部表面。根据本专利技术的半导体装置的制作方法，其中所述反应步骤由快速热退火处理完成。根据本专利技术的半导体装置的制作方法，还包括在所述栅极堆叠层的侧壁 形成密封间隙壁。根据本专利技术的半导体装置的制作方法，还包括在所述密封间隙壁上形成 栅极间隙壁。根据本专利技术的半导体装置的制作方法，其中形成所述源/漏极区域由注入 杂质于形成有所述第一栅极堆叠层的基底之中的方式完成。根据本专利技术的半导体装置的制作方法，其中形成所述源/漏极区域由外延 成长所述源/漏极区域于形成有所述第一栅极堆叠层的基底之中的方式完成。根据本专利技术的半导体装置的制作方法，还包含形成第二栅极堆叠层， 其包含第三及第四含硅层，且具有介于所述第三及第四含硅层之间的第二蚀 刻停止层，其中所述第三含硅层的高度至少为所述第二栅极堆叠层高度的 1/3;移除所述第四含硅层及所述第二蚀刻停止层；以及进行反应所述第三含 硅层与第二金属的步骤，以硅化所述第三含硅层。根据本专利技术的半导体装置的制作方法，其中所述第一金属与所述第二金 属是不同材质。本专利技术的第二目的在于提供一种晶体管的制作方法。上述晶体管的制作 方法，包括在基底上形成栅极堆叠层，该栅极堆叠层包含栅极介电层、第一 多晶硅层、蚀刻停止层及第二多晶硅层，其中该第一多晶硅层的高度介于1/3 至4/5的该栅极堆叠层高度。上述晶体管的制作方法，还包括在至少部分该 基底之中形成源/漏极区域，且该源/漏极区域分别在该栅极堆叠层的相对侧； 硅化该源/漏极区域的部分顶部表面；覆盖该源/漏极区域，且暴露该栅极堆 叠层的顶部表面；移除该第二多晶硅层与该蚀刻停止层；以及大体上全硅化 该第一多晶硅层。根据本专利技术的晶体管的制作方法，还包含形成密封间隙壁于所述栅极堆 叠层的侧壁上。根据本专利技术的晶体管的制作方法，其中覆盖所述源/漏极区域及暴露所述 栅极堆叠层的顶部表面的方式，包括在所述栅极堆叠层及所述源/漏极区域 的上方形成保护层；在所述保护层上形成掩模层；回蚀刻所述掩模层，以与 所述保护层的顶部表面形成平面；以及回蚀刻所述蚀刻停止层，以暴露所述栅极堆叠层的顶部表面。根据本专利技术的晶体管的制作方法，其中所述栅极堆叠层还包含硬掩模 层，形成于所述第二多晶硅层上。根据本专利技术的晶体管的制作方法，其中覆盖所述源/漏极区域及暴露所述 栅极结构的顶部表面的方式，包括在所述栅极堆叠层及所述源/漏极区域的 上方形成接触孔蚀刻停止层；在所述接触孔蚀刻停止层上形成层间介电层； 以及进行化学机械研磨工艺，以从所述栅极堆叠层的顶部表面，移除所述层 间介电层与所述接触孔蚀刻停止层。根据本专利技术的晶体管的制作方法，还包括在所述层间介电层与所述接 触孔蚀刻停止层之中形成接触开口；以及以导电体填充所述接触孔开口，至 少一个导电体电性接触硅化的所述第一多晶硅层。本专利技术的第三目的在于提供一种半导体装置的制作方法。上述半导体装 置的制作方法，包括在基底上形成栅极电极；形成一对间隙壁，邻接于该栅 极电极的相对侧壁，其中该栅极电极的高度至少是栅极(指后续形成的栅极堆 叠层)高度的1/3。上述半导体装置的制作方法，还包括在该栅极电极上形成 金属层；以及通过反应该栅极电极与该金属层，以形成硅化物。附图说明请参阅接下来配合图式的说明，以更加了解本专利技术及其优点，其中 图l、图2a、图2b、图3a、图3b、图4a、图4b、图5a、图5b、图6a、图6b、图7a、图7b显示在第一实施例一种全硅化物栅极电极的制作方法的中间步骤的剖面图；以及图8-图9显示在第二实施例中一种全硅化物栅极电极的制作方法的中间步骤的剖面图。除了另有说明外，在不同图式中对应的元件符号及标号对应相似的元 件。所绘制的图式的目的主要是清楚表示较佳实施例的态样，且并不需要与 图式相同的尺寸。事实上，为了更加清楚地表示实施例的特征，某些图式中 元件的相对尺寸可以是较夸张的表示。为了更加清楚说明一些实施例，代表 相同结构、材料或工艺步骤变化的文字可以接在元件符号后面。其中，附图标记说明如下1 区域1; 2~基底；3 区域3; 4 隔离结构；6 栅极介电层；8~第一栅 极电极层；10 蚀刻停止层；12 第二栅极电极层；14 硬掩模层；16 密封间 隙壁；18 轻掺杂源/漏极区域；20 侧壁间隙壁；22 源/漏极区域；24 源/漏 极硅化区域；26 保护层；28 沉积层；30~金属层；32 全硅化物栅极电极； 40 接触孔蚀刻停止层；42 层间介电层。具体实施方式接下来，详细说明本专利技术较佳实施例的制作与应用方式。然而，可以了 解的是，本专利技术提供许多可应用于各种广泛领域里的专利技术概念。以下所提及 的实施例仅用来说明具体制作及应用本专利技术的方式，并不用以限制本专利技术。图1至图7b显示形成全硅化物(foll silicide; FUSI)栅极结构的具体实施 方法。首先，在图1中，显示基底2，且形成有隔离结构4于基底2之中。 上述隔离结构4例如是浅沟渠隔离(shallow trench isolation; STI)结构。虽然在 图l仅显示一种结构，可以了解是，本领域技术人员可以制作集成电路元件 的方式，形成许多各种相似的结构。在图1中，提供简化的具体实施例，其 中形成p型金属氧化物半导体(PMOS)元件于隔离结构4的一侧的区域1内， 且形成n型金属氧化物半导体(NMOS)元件于隔离结构4的另一侧的区域3 内。在一个实施例中，上述基底2可以是整个硅(bulksilicon)基材、绝缘体上 硅(silicon on insulator; SOI)的基材、蓝宝石上硅(silicon on sapphire; SOS)的基 材或其它适合用来制作集成电路的基材。在另一实施例中，基底2可以是包 含不同的材质，例如一部分的基底2，特别是在源/漏极区域的部分，可以本文档来自技高网...

【技术保护点】
一种半导体装置的制作方法，包括：形成第一栅极堆叠层，其包含第一及第二含硅层，且具有介于所述第一及第二含硅层之间的第一蚀刻停止层，其中所述第一含硅层的高度至少为所述第一栅极堆叠层高度的１／３；移除所述第二含硅层及所述第一蚀刻停 止层；以及进行反应所述第一含硅层与第一金属的步骤，以硅化所述第一含硅层。

【技术特征摘要】
US 2006-10-5 11/543,4101.一种半导体装置的制作方法，包括形成第一栅极堆叠层，其包含第一及第二含硅层，且具有介于所述第一及第二含硅层之间的第一蚀刻停止层，其中所述第一含硅层的高度至少为所述第一栅极堆叠层高度的1/3；移除所述第二含硅层及所述第一蚀刻停止层；以及进行反应所述第一含硅层与第一金属的步骤，以硅化所述第一含硅层。2. 如权利要求1所述的半导体装置的制作方法，还包括 在所述栅极堆叠层的相对侧形成源/漏极区域；以及通过不同于所述反应步骤的工艺，硅化至少部分各源/漏极区域的顶部表面。3. 如权利要求1所述的半导体装置的制作方法，其中所述反应步骤由快速热退火处理完成。4. 如权利要求1所述的半导体装置的制作方法，还包括在所述栅极堆叠层的侧壁形成密封间隙壁。5. 如权利要求4所述的半导体装置的制作方法，还包括在所述密封间隙 壁上形成栅极间隙壁。6. 如权利要求2所述的半导体装置的制作方法，其中形成所述源/漏极区 域由注入杂质于形成有所述第一栅极堆叠层的基底之中的方式完成。7. 如权利要求2所述的半导体装置的制作方法，其中形成所述源/漏极区 域由外延成长所述源/漏极区域于形成有所述第一栅极堆叠层的基底之中的 方式完成。8. 如权利要求1所述的半导体装置的制作方法，还包含 形成第二栅极堆叠层，其包含第三及第四含硅层，且具有介于所述第三及第四含硅层之间的第二蚀刻停止层，其中所述第三含硅层的高度至少为所 述第二栅极堆叠层高度的1/3;移除所述第四含硅层及所述第二蚀刻停止层；以及进行反应所述第三含硅层与第二金属的步骤，以硅化所述第三含硅层。9. 如权利要求8所述的半导体装置的制作方法，其中所述第一金属与所 述第二...

【专利技术属性】
技术研发人员：姚亮吉，陶宏远，陈世昌，梁孟松，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]