二极管结构制造技术

开基极半导体二极管器件具有发射极层、基极层和集电极层。其中所述层被配置并掺杂为使得所述器件具有以下ＩＶ特性：ｉ．具有正电阻的穿通区，其从电压Ｖ↓［ｐｔ］开始，继之以，和ｉｉ．具有正电阻阶段的雪崩区，所述正电阻阶段始于在Ｖ↓［ｃｒｉｔ］和Ｉ↓［ｃｒｉｔ］处的电导调制，并具有电阻Ｒ↓［ｃｒｉｔ］，ｉｉｉ．其中Ｖ↓［ｃｒｉｔ］、Ｉ↓［ｃｒｉｔ］和Ｒ↓［ｃｒｉｔ］的值是根据所述层的配置和掺杂来设置的。所述器件可以具有双基极结构，并且掺杂度较低的基极区的宽度可以被最小化，以使得在由雪崩引起的电导调制出现处的电流密度Ｊ↓［ｃｒｉｔ］增加。在一个例子中，所述器件包括Ｎ－Ｎ＋或Ｐ－Ｐ＋双发射极。Ｎ－层或Ｐ－层的厚度可以被最小化，使得载流能力被最大化，并且该层的掺杂不影响所述器件的载流能力。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及背对背二极管结构，即开基极结构，还涉及设计和操作该结 构的方式。这种结构具有与顶部和底部区域的电接触，但是中部区域没有接 触。本专利技术特别但不排他地涉及用于电压和电流压制的钳位二极管。齐纳二极管是最常用的用于对固态电路进行过压和过流保护的离散半 导体器件。但是，在低电压下，对于多数移动和高频应用而言，齐纳二极管的漏电流和电容太大。在低电压(<4V)下，所述电流和电容较高的原因是 击穿机制从雪崩变为带到带穿隧(band-to-band tunneling)。带到带穿隧机 制需要更高的掺杂级，这将导致电容增加。漏电流的增加是由与该机制相关 联的更高的正微分电阻(differential resistance )引起的。寻求针对低电压应用的其它器件。穿通二极管和雪崩开基极双极型晶体 管是两种这样的器件，其采用相同的基本结构，但是采用两种不同的方式击 穿。穿通二极管为三区结构，称为开基极结构，在该结构中，针对穿通击穿 来优化其掺杂级(doping level)。穿通二极管呈现低泄漏的特性，但是在高 电流水平处,却具有高电导调制电阻(conductivity modulated resistance )。 该效应是由空间电荷限制效应引起的，在空间电荷受限效应中，耗尽层的电 场由所注入的载流子确定。 一旦所注入的载流子密度n^/q、大于穿通二极管基极中的离子化受主Nb,则泊松方程式就变为皆景技术并且经过两次积分得到:J = qVSNb(V/Vft)因此， 一旦出现电导调制效应或空间电荷效应，可以预期电流与电压线 性相关。开基极双极型晶体管具有与穿通二极管相同的普通三区结构，但是针对 雪崩击穿而不是穿通击穿来优化掺杂级。这样的开基极双极型二极管也呈现 低的泄漏，但是在低电流水平处具有较大的负电阻区，从而可能导致器件中 较大的不稳定性。但是，在较高的电流水平处，与开基极双极型器件相关联 的正电阻远小于由对所施加电压的乘法的指数相关性引起的穿通器件的正 电阻，将在稍后进行解释。之前已经认识到这样的结构可以呈现两种击穿。在WO2004/075303中 可以看出，由于雪崩击穿，针对穿通行为设计的三区结构也可以在较高的电 流行为处呈现负微分电阻行为。这被描述为由不稳定性引起的缺点，解决途 径是设计不出现负微分电阻和相关的雪崩击穿的结构。US6015999发现在较高电流水平处，双基极穿通二极管显示出负樣i分电 阻行为，但是US6015999没有解释出现该负微分电阻的原因，只是陈述了 小量雪崩载流子可能促成该行为。本专利技术的目的在于优化钳位电压附近的I-V特性。另一个目的在于提供 更筒单的制造工艺和/或更大的电流容量。
技术实现思路
本专利技术提供了一种开基极半导体二极管器件，该器件包括发射极层、基 极层和集电极层，这些层被配置并掺杂为使得所述器件具有以下IV特性i. 具有正电阻的穿通区，其从电压Vp'开始，继之以，和ii. 包括正电阻阶段的雪崩区，所述正电阻阶段始于在V^和^处的电 导调制，并具有电阻11^，m.其中v础、^和R^的值是根据所述层的配置和掺杂来设置的。 另一方面，本专利技术提供了一种制造开基极半导体二极管器件的方法，所 述器件包括发射极层、基极层和集电极层，所述方法包括对所述层进行配置 和掺杂的步骤，以使得所述器件具有以下IV特性i. 具有正电阻的穿通区，其^^电压Vpt开始，继之以，和ii. 包括正电阻P介段的雪崩区，所述正电阻阶段始于在Verit和I^处的电导调制，并具有电阻R^，iii.其中V。r,t、 U和R^t的值是根据所述层的配置和掺杂来设置的。在一个实施例中，所述层被配置并掺杂为使得v础接近于vpt 。在一个实施例中，所述基极的掺杂级被设置为使得在由雪崩行为引起的电 导调制出现处，每单位面积所注入的电流水平J增加。在一个实施例中，所述器件具有双基极结构，掺杂度较低的基极区的宽度 被最小化，使得在由雪崩引起的电导调制出现处的电流密度U增加。在一个实施例中，所述掺杂度较低的基极区的宽度满足以下近似关系 T m(NbWb+Nb_Wepi)<formula>formula see original document page 8</formula><formula>formula see original document page 8</formula>,其中m、 fb和f叩i为实数，fb和f叩'通常具有统一性，Wb为掺杂度较高的基极的宽度，W。口为掺杂度较低的基极的宽度，Nb为掺杂度 较高的基极区的掺杂浓度，Nb-为掺杂度较低的基极区的掺杂浓度。在一个实施例中，所述器件包括N-N+或P-P+双发射极。 在一个实施例中，N-层或P-层的厚度被最小化，使得所述载流能力被最大 化，并且该层的摻杂不影响所述器件的载流能力。在一个实施例中，所述N-层或P-区的宽度满足以下近似关系<formula>formula see original document page 8</formula>其中m，fb和f印i为实数，fb和f叩i通常具有统一性，Wb为基极的宽度，W，为N-区或P-区的宽度，A为基极区的掺杂浓度。在一个实施例中，所述N-层或P-层掺杂足够低，使得在击穿前所述N-层或P-层被完全耗尽，并且所述器件的电容被最小化。在一个实施例中，其中所述N-层或P-层足够宽，使得当为了穿通击穿而偏置该层时，该层比由于所施加的偏置而在该层中形成的l毛尽区更宽。在一个实施例中，所述N-层或P-层足够宽，使得当为了穿通击穿而偏置该层时，该层比该层的制造容许量和由于所施加的偏置而在该层中形成的库毛尽区之和更宽，从而使Vpt中的制造容许量最小化。在一个实施例中，所述N-层或P-层掺杂近似等于所述基极掺杂。 在一个实施例中，所述器件具有带双发射极和双集电极的双向开基极结构。 在一个实施例中，硼被选择为用于所述基极，并在顶部表面已经一皮才直入并再结晶以形成层之后，通过晶格植入所述硼从而实现具有基本恒定浓度的硼掺杂剂平顶，以允许良好的双向行为。附图说明参照附图，从仅仅以举例的方式给出的对以下一些实施例的描述中将清楚地理解本专利技术。在附图中图l(a)是在本专利技术的三区开基极结构的击穿处的I-V特性的概略表示，该三区开基极结构在图1 (b)中示出；图2至11是表示性能的仿真和测量曲线； 图12是本专利技术称为双发射级结构的四层结构的示意图； 图13至15是表示所述四层结构的性能的仿真曲线；和 图16是双向五层结构的示意图。具体实施方式本专利技术提供了 一种混合穿通-雪崩器件，该器件在低电流水平呈现低泄 漏穿通击穿，在较高的电流水平继之以雪崩击穿。特别地，在出现电导调制 之后对该结构的行为进行了检查，结果显示虽然在该工作区所施加的电压高 于该结构所需的穿通电压，但是这仍然是由雪崩击穿引起的。这允许进一步 优化结构，使得在提供最大载流能力的同时，使该结构的面积、泄漏和电容 减到最小。在具有如图1 (a)所示的特性的第一实施例中，提供了三区开基极结 构(如图1 (b)所示)，其具有第一电导类型的半导体区，继之以第二电 导类型的半导体区和第一电导类型的第三半导体区。该本文档来自技高网...

【技术保护点】
一种开基极半导体二极管器件，包括发射极层、基极层和集电极层，其中这些层被配置并掺杂为使得该器件具有以下ＩＶ特性：ｉ．具有正电阻的穿通区，其从电压Ｖ↓［ｐｔ］开始，继之以，和ｉｉ．包括正电阻阶段的雪崩区，所述正电阻阶段始于在Ｖ↓［ｃｒｉｔ］和Ｉ↓［ｃｒｉｔ］处的电导调制，并具有电阻Ｒ↓［ｃｒｉｔ］，ｉｉｉ．其中Ｖ↓［ｃｒｉｔ］、Ｉ↓［ｃｒｉｔ］和Ｒ↓［ｃｒｉｔ］的值是根据所述层的配置和掺杂来设置的。

【技术特征摘要】
【国外来华专利技术】IE 2005-3-22 2005/01551、一种开基极半导体二极管器件，包括发射极层、基极层和集电极层，其中这些层被配置并掺杂为使得该器件具有以下IV特性i.具有正电阻的穿通区，其从电压Vpt开始，继之以，和ii.包括正电阻阶段的雪崩区，所述正电阻阶段始于在Vcrit和Icrit处的电导调制，并具有电阻Rcrit，iii.其中Vcrit、Icrit和Rcrit的值是根据所述层的配置和掺杂来设置的。2、 根据权利要求1所述的器件，其中所述层被配置并掺杂为使得V^接近3、 根据前述任意一项权利要求所述的器件，其中所述基极的掺杂级被设置 为使得在由雪崩行为引起的电导调制出现处，每单位面积所注入的电流水平(Xrit)增力口。4、 根据前述任意一项权利要求所述的器件，其中所述器件具有双基极结构， 掺杂度较低的基极区的宽度被最小化，使得在由雪崩引起的电导调制出现处的电流密度J't增加。5、 根据权利要求4所述的器件，其中所述掺杂度较低的基极区的宽度满足 以下近似关系m(NbWb+Nb—Wepi)J crit oc-^~ fbWb+f邻iW叩i,其中m、fb和f邻i为实数，fb和f叩i通常具有统一'性，Wb为掺杂度较高的基极的宽度，w，为掺杂度较低的基极的宽度，A为掺杂度较高的基极区的掺杂浓度，Nb-为掺杂度较低的基极区的掺杂浓度。6、 根据前述任意一项权利要求所述的器件，其中所述器件包括N-N+或P-P+ 双发射极。7、 根据权利要求6所述的器件，其中N-层或P-层的厚度被最小化，使得 载流能力被最大化，并且该层的掺杂不影响所述器件的载流能力。8、 根据权利要求7所述的器件，其中所述N-层或P-区的宽度满足以下近似关系(Jerit)0CJNbWb)fbwb+fepiwepi ，其中m、 fb和f印i为实数，fb和f印i通常具有统一性，wb为基极的宽度，、^为N-区或P-区的宽度，^为基极区的掺杂浓度。9、 根据权利要求5到8中任意一项所迷的器件，其中，所述N-层或P-层 掺杂足够低，使得在击穿前所述N-层或P-层被完全耗尽，并且所述器件的电容 被最小化。10、 根据权利要求6到9中任意一项所述的器件，其中所述N-层或P-层足 够宽，使得当为了穿通击穿而偏置该层时，该层比由于所施加的偏置而在该层 中形成的耗尽区更宽。11、 根据权利要求6到9中任意一项所述的器件，其中所述N-层或P-层足 够宽，使得当为了穿通击穿而偏置该层时，该层比该层的制造容许量和由于所施加的偏置而在该层中形成的耗尽区之和更宽，从而使Vpt中的制造容许量最小 化。12、 根据权利要求6到11中任意一项所述的器件，其中所述N-层或P-层 摻杂近似等于所述基极掺杂。13、 根据权利要求6到12中任意一项所述的器件，其中所述器件具有带双 发射极和双集电极的双向开基极结构。14、 一种制造开基极半导体二极管器件的方法，所述器件包括发射极层、 基极层和集电极层，所述方...

【专利技术属性】
技术研发人员：拉塞尔杜安，
申请(专利权)人：考克大学爱尔兰国立大学，考克，
类型：发明
国别省市：IE[爱尔兰]