一种图像处理模块制造技术

本实用新型专利技术公开了一种图像处理模块，属于图像处理技术领域包括集成在一块主板上的CPU处理芯片和FPGA处理芯片，CPU处理芯片和FPGA处理芯片之间经PCIE传输模块连接。本实用新型专利技术将CPU处理芯片、FPGA处理芯片等功能器件集成到了一块主板上，取消机械接口，集成度高，体积小，质量小，易于集成，可靠性高。可靠性高。可靠性高。

【技术实现步骤摘要】
一种图像处理模块


[0001]本技术涉及图像处理
，特别涉及一种图像处理模块。

技术介绍

[0002]机器视觉是人工智能的眼睛，在工业检测、物体鉴别等领域都有非常重要的作用。图像处理模块承担机器视觉的图像识别功能，其需要完成的功能包括图像数据接收、图像数据处理功能。目前工业界常用的高速图像总线包括GigE Vision、USB3 Vision以及Camera Link等。其中GigE Vision总线的最高速度可达800Mbps，USB3 Vision总线可达2.8Gbps，Camera Link总线的最高传输速度可达6.8Gbps。
[0003]随着机械自动化领域发展水平的提高，对于图像处理的实时性要求越来越高。为了提高系统时效性，降低系统反应时间，现有的实时性系统(RTOS)要求图像处理的速度越快越好，同时要求价格低适合大规模生产，集成度高，功耗低，可靠性高。
[0004]现有通常的做法是采用工控机+采集卡的形式来实现图像处理模块的功能，采集卡通常通过PCIe接口与工控机相连。现有的工控机+采集卡工作方案存在的缺陷是：主板面积大，整机体积大，重量大，功耗高，成本高；而且采集卡通过PCIe插槽插在主机上，在运动过程中存在机械连接松动的风险。

技术实现思路

[0005]本技术的目的在于克服现有技术存在的缺陷，提供一种易于集成，可靠性高且成本低的图像处理模块。
[0006]为实现以上目的，本技术采用一种图像处理模块，包括集成在一块主板上的CPU处理芯片和FPGA处理芯片，CPU处理芯片和FPGA 处理芯片之间经PCIE传输模块连接。
[0007]进一步地，所述FPGA处理芯片的接口部分包括与工业相机连接的cameralink接口模块、与控制系统连接的485接口模块以及以太网接口模块一、用于参数缓存及状态记录的SRAM芯片以及用于图像缓存及处理数据缓存的DDR芯片一。
[0008]进一步地，所述CPU处理芯片的接口部分包括非易失性MicroSD卡、运行内存的DDR芯片二、用于连接网络的以太网接口模块二、用于连接显示器的HDMI接口以及用于连接外设的USB接口。
[0009]进一步地，所述以太网接口模块一包括以太网芯片，以太网芯片的 MDIO_ETH管脚与MDCK_ETH管脚连接至所述FPGA处理芯片管脚，用于配置芯片以及调试；以太网芯片的RXDn_ETH管脚，RXDV_ETH管脚， RXCLK_ETH管脚连接至所述FPGA处理芯片，作为RGMII数据接收接口，用于向所述FPGA处理芯片传输数据；以太网芯片的TXDn_ETH， TXEN_ETH,TXCLK_ETH连接至所述FPGA处理芯片，为RGMII数据发送接口，用于所述FPGA处理芯片向以太网芯片传输数据；以太网芯片的TRDn_P/N一共4对差分线连接到以太网接口，用于完成与外界以太网链路之间的数据传输交互。
[0010]进一步地，所述cameralink接口模块包括接口芯片，XCLK
±
为来自外部接口的差
分时钟信号；Xn
±
为来自外部接口的差分数据信号；RxCLK_RN为接口芯片向所述FPGA处理芯片发送的时钟信号；RxOUTn_RN为接口芯片向所述FPGA处理芯片发送的数据信号。
[0011]进一步地，所述SRAM芯片的控制管脚与所述FPGA处理芯片连接， SRAMCS/为片选信号，SRAMSO/I为数据输入输出信号，SRAMSCK为时钟信号，SRAMHOLD/为保持信号。
[0012]进一步地，所述PCIE传输模块使用PCIe 2.1 lane
×
4接口。
[0013]进一步地，所述CPU芯片采用RISC架构的CPU。
[0014]与现有技术相比，本技术存在以下技术效果：本技术将 CPU处理芯片、FPGA处理芯片、DDR、lash、FPGA、电源、图像数据接口等功能器件集成到了一块主板上，取消机械接口，集成度高，体积小，质量小，易于集成，可靠性高；同时由于FPGA处理芯片处理速度块，接口连接方式灵活，用于完成接口功能，获取数据，CPU芯片算法实现方式灵活，用于进行数据处理。
附图说明
[0015]下面结合附图，对本技术的具体实施方式进行详细描述：
[0016]图1是一种图像处理模块的结构框图；
[0017]图2是太网接口模块的电路图；
[0018]图3是cameralink接口模块的电路图；
[0019]图4是DDR芯片电路图；
[0020]图5是SRAM芯片电路图。
具体实施方式
[0021]为了更进一步说明本技术的特征，请参阅以下有关本技术的详细说明与附图。所附图仅供参考与说明之用，并非用来对本技术的保护范围加以限制。
[0022]如图1所示，本实施例公开了一种图像处理模块，包括集成在一块主板上的CPU处理芯片和FPGA处理芯片，CPU处理芯片和FPGA处理芯片之间经PCIE传输模块连接。
[0023]作为进一步优选的技术方案，所述FPGA处理芯片的接口部分包括与工业相机连接的cameralink接口模块、与控制系统连接的485接口模块以及以太网接口模块一、用于参数缓存及状态记录的SRAM芯片以及用于图像缓存及处理数据缓存的DDR芯片一。
[0024]所述CPU处理芯片的接口部分包括非易失性MicroSD卡、运行内存的DDR芯片二、用于连接网络的以太网接口模块二、用于连接显示器的HDMI接口以及用于连接外设的USB接口。CPU上的HDMI接口、 USB接口、ENET接口、Micro SD接口以及DDR3接口，用于方便后期基于CPU的软件调试所用。
[0025]需要说明的是，本实施例中FPGA处理芯片与图像采集系统(工业相机) 之间通信的图像数据链路包含两路cameralink接口，时钟为80MHz，数据排列方式为10tap，每路接口均兼容full模式、medium模式、base模式。
[0026]作为进一步优选的技术方案，如图2所示，所述以太网接口模块一包括以太网芯片BCM54610，以太网芯片的MDIO_ETH管脚与 MDCK_ETH管脚连接至所述FPGA处理芯片管脚，用于配置芯片以及调试；以太网芯片的RXDn_ETH管脚，RXDV_ETH管脚，RXCLK_ETH管脚连接至所述FPGA处理芯片，作为RGMII数据接收接口，用于向所述FPGA 芯片传输数据；以太网芯片
的TXDn_ETH，TXEN_ETH,TXCLK_ETH 连接至所述FPGA处理芯片，为RGMII数据发送接口，用于所述FPGA处理芯片向以太网芯片传输数据；以太网芯片的TRDn_P/N一共4对差分线连接到以太网接口，用于完成与外界以太网链路之间的数据传输交互。
[0027]作为进一步优选的技术方案，如图3所示，本实施例中cameralink RX 接口芯片采用ds90cr288。其中XC本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像处理模块，其特征在于，包括：集成在一块主板上的CPU处理芯片和FPGA处理芯片，CPU处理芯片和FPGA处理芯片之间经PCIE传输模块连接。2.如权利要求1所述的图像处理模块，其特征在于，所述FPGA处理芯片的接口部分包括与工业相机连接的cameralink接口模块、与控制系统连接的485接口模块以及以太网接口模块一、用于参数缓存及状态记录的SRAM芯片以及用于图像缓存及处理数据缓存的DDR芯片一。3.如权利要求1所述的图像处理模块，其特征在于，所述CPU处理芯片的接口部分包括非易失性MicroSD卡、运行内存的DDR芯片二、用于连接网络的以太网接口模块二、用于连接显示器的HDMI接口以及用于连接外设的USB接口。4.如权利要求2所述的图像处理模块，其特征在于，所述以太网接口模块一包括以太网芯片，以太网芯片的MDIO_ETH管脚与MDCK_ETH管脚连接至所述FPGA处理芯片管脚，用于配置芯片以及调试；以太网芯片的RXDn_ETH管脚，RXDV_ETH管脚，RXCLK_ETH管脚连接至所述FPGA处理芯片，作为RGMII数据接收接口，用于向所述FPGA处理芯片传输数据；以太网芯片的TXDn_ETH，TXEN_E...

【专利技术属性】
技术研发人员：元光远，田丰收，曹桂平，
申请(专利权)人：合肥安迅精密技术有限公司，
类型：新型
国别省市：