【技术实现步骤摘要】
本专利技术涉及一种半导体集成电路制造工艺方法，尤其涉及一种用于分 栅结构闪存的浮栅制作方法。技术背景现有分栅结构闪存中，通常使用L0C0S (硅的局部氧化)来形成浮栅 的尖端。LOCOS工艺一般包括如下步骤步骤l，在多晶硅上淀积氮化硅 薄膜,然后光刻并干法刻蚀氮化硅；步骤2，用热氧化法在未覆盖氮化硅 的多晶硅上形成二氧化硅，然后用湿法刻蚀去除氮化硅；步骤3，干法刻 蚀未被二氧化硅覆盖的多晶硅制成浮栅；步骤4，生长多晶硅之间的氧化 层，淀积好准备作控制栅的多晶硅，光刻并干刻多晶硅制成控制栅，从而 形成分栅结构。由于该方法中对尖端形状造成影响的步骤较多，不容易对 尖端进行优化，且擦除效率容易受到工艺波动的影响而变低。
技术实现思路
本专利技术要解决的技术问题是提供一种用于分栅结构闪存的浮栅制作 方法，采用该方法形成的浮栅尖端形状不受其它步骤影响，工艺易于优化 和控制，且擦除效率得到提高。为解决上述技术问题，本专利技术提供一种用于分栅结构闪存的浮栅制作 方法，包括如下步骤步骤1，在多晶硅上淀积氮化硅薄膜，然后光刻并 干法刻蚀氮化硅；步骤2，淀积二氧化硅以覆盖暴露出的多晶硅，再用CM方法去除多余的二氧化硅，用湿法刻蚀去除氮化硅；步骤3，干法刻蚀未 被二氧化硅覆盖的多晶硅制成浮栅；步骤4，生长多晶硅之间的氧化层， 淀积好准备作控制栅的多晶硅，光刻并干刻多晶硅制成控制栅，从而形成 分栅结构。在步骤1和步骤2之间增加步骤在氮化硅被刻去的区域用各 向同性的干法刻蚀条件少量刻蚀多晶硅，然后用热氧化法生长二氧化硅薄 膜。和现有技术相比，本专利技术具有以下有益效果为了避免过多...
【技术保护点】
一种用于分栅结构闪存的浮栅制作方法，包括如下步骤：步骤１，在多晶硅上淀积氮化硅薄膜，然后光刻并干法刻蚀氮化硅；步骤２，淀积二氧化硅以覆盖暴露出的多晶硅，再用ＣＭＰ方法去除多余的二氧化硅，用湿法刻蚀去除氮化硅；步骤３，干法刻蚀未被二氧化硅覆盖的多晶硅制成浮栅；步骤４，生长多晶硅之间的氧化层，淀积好准备作控制栅的多晶硅，光刻并干刻多晶硅制成控制栅，从而形成分栅结构；其特征在于，在步骤１和步骤２之间增加步骤：在氮化硅被刻去的区域用各向同性的干法刻蚀条件少量刻蚀多晶硅，然后用热氧化法生长二氧化硅薄膜。
【技术特征摘要】
1、一种用于分栅结构闪存的浮栅制作方法，包括如下步骤步骤1，在多晶硅上淀积氮化硅薄膜，然后光刻并干法刻蚀氮化硅；步骤2，淀积二氧化硅以覆盖暴露出的多晶硅，再用CMP方法去除多余的二氧化硅，用湿法刻蚀去除氮化硅；步骤3，干法刻蚀未被二氧化硅覆盖的多晶...
【专利技术属性】
技术研发人员：居宇涵，王军明，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：31[中国|上海]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。