电阻式存储器元件的操作方法技术

一种电阻式存储器元件，其配置于衬底上，包括钨电极、上电极与氧化钨层。上电极配置于钨电极上。氧化钨层配置于钨电极与上电极之间。

【技术实现步骤摘要】

本专利技术是有关于一种存储器元件及其制造方法与操作方法，且特别是有关于一种。
技术介绍
由于通讯科技的发达与网际网路的兴起，加速了人们对信息的交流及处理上的需求，特别是大容量的影音数据传输及快速的传输速度等需求。另一方面，面对全球化的竞争，工作环境已超越了办公环境，而可能随时需要往世界的某地去，此时又需要大量的信息来作其行动及决策上的支持。于是乎，可携式数字装置，例如数字笔记计算机/NB、个人数字助理/PDA、电子书/e-Book、手机/Mobile Phone、数字相机/DSC等“行动平台(Mobile Platform)”，此些可携式数字装置的需求性已大幅度地成长。而存取上述数字产品的储存装置，相对而言亦会大幅度地提高需求量。 自从1990年起，以“半导体储存技术”(Semiconductor Storage)为主而开发出来的存储器，已成为现今储存媒体的新兴技术。为了因应对于存储器的需求量将随着大量资料储存或传输而日益增加，所以开发新型态的存储器元件有其相当重要的意义和价值。
技术实现思路
有鉴于此，本专利技术的第一目的就是在提供一种电阻式存储器元件，可应用于非挥发性存储器及挥发性存储器中。 本专利技术的第二目的是提供一种电阻式存储器元件的制造方法，可与现行制程进行整合。 本专利技术的第三目的是提供一种电阻式存储器的操作方法，可进行单一储存点多位储存。 本专利技术的第四目的是提供一种电阻式存储器元件的操作方法，可重复地进行多次程序化操作。 本专利技术的第五目的是提供一种电阻式存储器元件，能够大幅度地提升程序化操作的速度。 本专利技术提出一种电阻式存储器元件，其配置于衬底上，包括钨电极、上电极与氧化钨层。上电极配置于钨电极上。氧化钨层配置于钨电极与上电极之间。 依照本专利技术的一实施例所述，在上述的电阻式存储器元件中，上电极的材料包括半导体材料、金属材料或金属阻障层。 本专利技术提出一种电阻式存储器元件的制造方法，首先提供衬底。接着，于衬底上形成钨电极。然后，于钨电极上形成氧化钨层。接下来，于氧化钨层上形成上电极。 依照本专利技术的一实施例所述，在上述的电阻式存储器元件的制造方法中，钨电极的形成方法是先于衬底上形成介电层，且介电层中已形成有开口。接着，于介电层上形成钨金属层，且钨金属层填满开口。然后，移除位于开口以外的该钨金属层。 依照本专利技术的一实施例所述，在上述的电阻式存储器元件的制造方法中，钨金属层的形成方法包括化学气相沉积法。 依照本专利技术的一实施例所述，在上述的电阻式存储器元件的制造方法中，介电层的厚度范围为100纳米至1000纳米。 依照本专利技术的一实施例所述，在上述的电阻式存储器元件的制造方法中，氧化钨层的形成方法包括等离子体氧化法。 依照本专利技术的一实施例所述，在上述的电阻式存储器元件的制造方法中，上电极的形成方法包括化学气相沉积法或物理气相沉积法。 本专利技术提出一种电阻式存储器的操作方法，电阻式存储器包括多个电阻式存储器元件，各个电阻式存储器元件配置于衬底上且包括钨电极、配置于钨电极上的上电极及配置于钨电极与上电极之间的氧化钨层，操作方法包括对各个氧化钨层施加脉冲电压，以调整各个氧化钨层的电阻率，使得各个电阻式存储器元件具有至少两种储存状态。 依照本专利技术的一实施例所述，在上述的电阻式存储器的操作方法中，操作方法为对各个氧化钨层施加脉冲电压，以调整各个氧化钨层的电阻率。当不对各个氧化钨层施加脉冲电压时，各个电阻率为第一电阻率，各个电阻式存储器元件处于第一储存状态。当各个电阻率被调整为第二电阻率时，各个电阻式存储器元件被程序化为第二储存状态。当各个电阻率被调整为第三电阻率时，各个电阻式存储器元件被程序化为第三储存状态。当各个电阻率被调整为第四电阻率时，各个电阻式存储器元件被程序化为第四储存状态。其中，第二电阻率大于第三电阻率，且第三电阻率大于第四电阻率。 依照本专利技术的一实施例所述，在上述的电阻式存储器的操作方法中，第一电阻率介于0.4欧姆-公分至5.7欧姆-公分之间，第二电阻率大于5.7欧姆-公分，第三电阻率介于0.07欧姆-公分至0.4欧姆-公分之间，第四电阻率小于0.07欧姆-公分。 依照本专利技术的一实施例所述，在上述的电阻式存储器的操作方法中，调整各个电阻率的方法包括控制脉冲电压的脉冲施加次数。 依照本专利技术的一实施例所述，在上述的电阻式存储器的操作方法中，控制脉冲电压的脉冲施加次数包括当不对各个氧化钨层施加脉冲电压时，各个电阻式存储器元件处于第一储存状态。当所施加的脉冲施加次数小于第一临界次数时，各个电阻式存储器元件被程序化为第二储存状态。当所施加的脉冲施加次数介于第一临界次数与第二临界次数之间时，各个电阻式存储器元件被程序化为第三储存状态。当所施加的脉冲施加次数大于第二临界次数时，各个电阻式存储器元件被程序化为第四储存状态。其中，第二临界次数大于第一临界次数。 依照本专利技术的一实施例所述，在上述的电阻式存储器的操作方法中，控制脉冲电压的脉冲施加次数包括同步施加法或独立施加法。 依照本专利技术的一实施例所述，在上述的电阻式存储器的操作方法中，同步施加法为先选定预定程序化为第一储存状态、第二储存状态、第三储存状态及第四储存状态的电阻式存储器元件。接着，除了预定程序化为第一储存状态的各个电阻式存储器元件之外，对其余的各个电阻式存储器元件施加第一脉冲次数的脉冲电压，第一脉冲次数小于第一临界次数，而将其余的各个电阻式存储器元件由第一储存状态程序化为第二储存状态。然后，除了预定程序化为第一储存状态与第二储存状态的各个电阻式存储器元件之外，对其余的各个电阻式存储器元件施加第二脉冲次数的脉冲电压，第一脉冲次数与第二脉冲次数的总和介于第一临界次数与第二临界次数之间，而将其余的各个电阻式存储器元件由第二储存状态程序化为第三储存状态。接下来，除了预定程序化为第一储存状态、第二储存状态与第三储存状态的各个电阻式存储器元件之外，对其余的各个电阻式存储器元件施加第三脉冲次数的脉冲电压，第一脉冲次数、第二脉冲次数与第三脉冲次数的总和大于第二临界次数，而将其余的各个电阻式存储器元件由第三储存状态程序化为第四储存状态。 依照本专利技术的一实施例所述，在上述的电阻式存储器的操作方法中，独立施加法为先选定预定程序化为第一储存状态、第二储存状态、第三储存状态及第四储存状态的电阻式存储器元件。接着，分别对预定程序化为第二储存状态的各个电阻式存储器元件施加第四脉冲次数，第四脉冲次数小于第一临界次数。然后，分别对预定程序化为第三储存状态的各个电阻式存储器元件施加第五脉冲次数，第五脉冲次数介于第一临界次数与第二临界次数之间。接下来，分别对预定程序化为第四储存状态的各个电阻式存储器元件施加第六脉冲次数，第六脉冲次数大于第二临界次数。 依照本专利技术的一实施例所述，在上述的电阻式存储器的操作方法中，调整各个电阻率的方法包括控制脉冲电压的脉冲施加时间。 依照本专利技术的一实施例所述，在上述的电阻式存储器的操作方法中，控制脉冲电压的脉冲施加时间为先选定预定程序化为第一储存状态、第二储存状态、第三储存状态及第四储存状态的电阻式存储器元件。接着，分别对预定程序化为第二储存状态的各个电阻式存储器元件施加第一脉冲时间。然后，分别对预定程序化为第三储存状态的各个电阻式存储器元件施加本文档来自技高网...

【技术保护点】
一种电阻式存储器元件，配置于一衬底上，其特征在于，包括：一钨电极；一上电极，配置于该钨电极上；以及一氧化钨层，配置于该钨电极与该上电极之间。

【技术特征摘要】
CN 2006-10-13 200610140894.X1.一种电阻式存储器元件，配置于一衬底上，其特征在于，包括一钨电极；一上电极，配置于该钨电极上；以及一氧化钨层，配置于该钨电极与该上电极之间。2.如权利要求1所述的电阻式存储器元件，其特征在于，其中该上电极的材料包括半导体材料、金属材料或金属阻障层。3.一种电阻式存储器元件的制造方法，其特征在于，包括提供一衬底；于该衬底上形成一钨电极；于该钨电极上形成一氧化钨层；以及于该氧化钨层上形成一上电极。4.如权利要求3所述的电阻式存储器元件的制造方法，其特征在于，其中该钨电极的形成方法包括于该衬底上形成一介电层， 且该介电层中已形成有一开口；于该介电层上形成一钨金属层，且该钨金属层填满该开口；以及移除位于该开口以外的该钨金属层。5.如权利要求4所述的电阻式存储器元件的制造方法，其特征在于，其中该钨金属层的形成方法包括化学气相沉积法。6.如权利要求4所述的电阻式存储器元件的制造方法，其特征在于，其中该介电层的厚度范围为100纳米至1000纳米。7.如权利要求3所述的电阻式存储器元件的制造方法，其特征在于，其中该氧化钨层的形成方法包括等离子体氧化法。8.如权利要求3所述的电阻式存储器元件的制造方法，其特征在于，其中该上电极的形成方法包括化学气相沉积法或物理气相沉积法。9.一种电阻式存储器的操作方法，该电阻式存储器包括多个电阻式存储器元件，各该电阻式存储器元件配置于一衬底上且包括一钨电极、配置于该钨电极上的一上电极及配置于该钨电极与该上电极之间的一氧化钨层，其特征在于，该操作方法包括对各该氧化钨层施加一脉冲电压，以调整各该氧化钨层的一电阻率，使得各该电阻式存储器元件具有至少两种储存状态。10.如权利要求9所述的电阻式存储器的操作方法，其特征在于，包括对各该氧化钨层施加该脉冲电压，以调整各该氧化钨层的该电阻率，当不对各该氧化钨层施加该脉冲电压时，各该电阻率为一第一电阻率，各该电阻式存储器元件处于一第一储存状态，当各该电阻率被调整为一第二电阻率时，各该电阻式存储器元件被程序化为一第二储存状态，当各该电阻率被调整为一第三电阻率时，各该电阻式存储器元件被程序化为一第三储存状态，当各该电阻率被调整为一第四电阻率时，各该电阻式存储器元件被程序化为一第四储存状态，其中该第二电阻率大于该第三电阻率，且该第三电阻率大于该第四电阻率。11.如权利要求10所述的电阻式存储器的操作方法，其特征在于，其中该第一电阻率介于0.4欧姆-公分至5.7欧姆-公分之间，该第二电阻率大于57欧姆-公分，该第三电阻率介于0.07欧姆-公分至0.4欧姆-公分之间，该第四电阻率小于0.07欧姆-公分。12.如权利要求10所述的电阻式存储器的操作方法，其特征在于，其中调整各该电阻率的方法包括控制该脉冲电压的一脉冲施加次数。13.如权利要求12所述的电阻式存储器的操作方法，其特征在于，其中控制该脉冲电压的该脉冲施加次数包括当不对各该氧化钨层施加该脉冲电压时，各该电阻式存储器元件处于该第一储存状态，当所施加的该脉冲施加次数小于一第一临界次数时，各该电阻式存储器元件被程序化为该第二储存状态，当所施加的该脉冲施加次数介于该第一临界次数与一第二临界次数之间时，各该电阻式存储器元件被程序化为该第三储存状态，当所施加的该脉冲施加次数大于该第二临界次数时，各该电阻式存储器元件被程序化为该第四储存状态，其中该第二临界次数大于该第一临界次数。14.如权利要求13所述的电阻式存储器的操作方法，其中控制该脉冲电压的该脉冲施加次数包括一同步施加法或一独立施加法。15.如权利要求14所述的电阻式存储器的操作方法，其特征在于，其中该同步施加法包括选定预定程序化为该第一储存状态、该第二储存状态、该第三储存状态及该第四储存状态的该些电阻式存储器元件；除了预定程序化为该第一储存状态的各该电阻式存储器元件之外，对其余的各该电阻式存储器元件施加一第一脉冲次数的该脉冲电压，该第一脉冲次数小于该第一临界次数，而将其余的各该电阻式存储器元件由该第一储存状态程序化为该第二储存状态；除了预定程序化为该第一储存状态与该第二储存状态的各该电阻式存储器元件之外，对其余的各该电阻式存储器元件施加一第二脉冲次数的该脉冲电压，该第一脉冲次数与该第二脉冲次数的总和介于该第一临界次数与该第二临界次数之间，而将其余的各该电阻式存储器元件由该第二储存状态程序化为该第三储存状态；以及除了预定程序化为该第一储存状态、该第二储存状态与该第三储存状态的各该电阻式存储器元件之外，对其余的各该电阻式存储器元件施加一第三脉冲次数的该脉冲电压，该第一脉冲次数、该第二脉冲次数与该第三脉冲次数的总和大于该第二临界次数，而将其余的各该电阻式存储器元件由该第三储存状态程序化为该第四储存状态。16.如权利要求14所述的电阻式存储器的操作方法，其特征在于，其中该独立施加法包括选定预定程序化为该第一储存状态、该第二储存状态、该第三储存状态及该第四储存状态的该些电阻式存储器元件；分别对预定程序化为该第二储存状态的各该电阻式存储器元件施加一第四脉冲次数，该第四脉冲次数小于该第一临界次数；分别对预定程序化为该第三储存状态的各该电阻式存储器元件施加一第五脉冲次数，该第五脉冲次数介于该第一临界次数与该第二临界次数之间；以及分别对预定程序化为该第四储存状态的各该电阻式存储器元件施加一第六脉冲次数，该第六脉冲次数大于该第二临界次数。17.如权利要求10所述的电阻式存储器的操作方法，其特征在于，其中调整各该电阻率的方法包括控制该脉冲电压的一脉冲施加时间。18.如权利要求17所述的电阻式存储器的操作方法，其特征在于，其中控制该脉冲电压的该脉冲施加时间包括选定预定程序化为该第一储存状态、该第二储存状态、该第三储存状态及该第四储存状态的该些电阻式存储器元件；分别对预定程序化为该第二储存状态的各该电阻式存储器元件施加一第一脉冲时间；分别对预定程序化为该第三储存状态的各该电阻式存储器元件施加一第二脉冲时间；以及分别对预定程序化为该第四储存状态的各该电阻式存储器元件施加一第三脉冲时间...

【专利技术属性】
技术研发人员：李明道，何家骅，赖二琨，谢光宇，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]