用于在标准电子元件之间实现纳米电路结构的方法和使用该方法获得的半导体器件技术

本发明专利技术涉及一种用于在半导体器件中实现纳米电路结构（２）的方法，包括以下步骤：ａ）在半导体器件的衬底（Ａ）上实现多个有源区域（１）；ｂ）在所述衬底（Ａ）上实现第一材料的种子层（４）；ｃ）在衬底（Ａ）的包括在所述有源区域（１）之间的区域（Ａ’）中的种子层（４）上实现第二材料的掩模隔离物（５），所述掩模隔离物（５）通过ＭＳＰＴ实现且具有至少一个在所述区域（Ａ’）上延伸的端部（５ａ）；ｄ）实现至少一个掩模（６），与所述掩模隔离物（５）交叠并在与其基本垂直的方向上延伸；ｅ）选择性地去除在所述衬底（Ａ）上暴露的种子层（４）；ｆ）选择性地去除所述至少一个掩模（６）和所述掩模隔离物（５），获得种子隔离物（７；７０），它包括线性部分（７ａ），该线性部分在所述区域（Ａ’）中延伸，并连接到与之基本正交的至少一部分（７ｂ）；ｇ）最终通过ＭＳＰＴ从所述种子隔离物（７；７０）实现至少一个绝缘隔离物（８），所述至少一个绝缘隔离（８）再现了所述种子隔离物（７；７０）的图形的至少一部分；ｈ）通过ＭＳＰＴ从所述种子隔离物（７；７０）或从所述至少一个绝缘隔离物（８）实现至少一个导电材料的纳米线（３；１３；２３），该至少一个纳米线（３；１３；２３；３３）包括至少部分地在所述区域（Ａ’）中延伸的第一部分（３ａ；１３ａ）以及与相应有源区域（１）接触的至少一个第二部分（３ｂ；１３ｂ），所述第二部分（３ｂ；１３ｂ）基本正交于所述第一部分（３ａ；１３ａ）。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术最一般地涉及纳米元件电子领域并涉及纳米制造领域。 具体而言，本专利技术涉及用于在传统或标准的电子元件之间在半导体器件中实现纳米电路结构的方法。对于标准的电子元件，或只是标准的电子装置，引入如下元件作为参考，例如通过光刻技术获得的二极管、电容器、MOSFET晶体管或 其部分，即，在最后分析中，尺寸依赖于光刻源波长的电子装置。 本专利技术还涉及包括纳米电路结构的半导体器件。
技术介绍
已经知道，在电子领域中，尤其感觉到对实现越来越小尺寸的电 路构造的需求。持续的电路结构微型化和增厚的兴趣已经将电子装置推向了在该 特殊
中定义的纳米时代。特征在于实现纳米尺度结构(NLS-纳米长度尺度)的能力的纳米 时代的到来，也使得能够推动所谓的混合电子学的发展的背景，混合 电子学即一种特殊的领域，其中硅技术的传统的电子学遇到了通 过化学合成实现的分子元件的纳米世界。分子元件一般意味着能够执行特定的电学和机械行为的不同功能 性分子。在这种设置的背景之下，集成电子电路可以示意性地表示为包括 彼此关联的纳米区域或部分和微米区域或部分的电路。微米区域又被分割成有源区域和场，且它一般包括晶体管、电容 器、二极管和寻址器件、逻辑和标准电子存储器件。与此对照，纳米 区域意在包括例如在纳米电路结构中安置的分子器件。不管获得的结果如何，电子元件微型化到几十纳米的范围和上述 类型的电路的实现已经激起了几乎所有试验方面的兴趣，且其在工业 程度方面的实现问题仍然基本没有得到解决。这种限制主要是由于这样的事实在半导体器件集成电路中实现 纳米电路结构或构造，以及将这些结构与器件标准电子元件连接，一 般需要使用电子光刻(lithography)(电子束光刻)。其实施例由Y. Chen等研发，且在Appl. Phys. Lett. 82， 1610 (2 003) 中以及Nanotechnology 14 462 ( 2003 )中发表。这些技术需要昂贵和复杂的工具，也特别需要尤其长的光刻蚀刻 时间，且它们不便于用于在半导体器件集成电路中实现整个纳米部 分。基于多隔离物的图形化j支术(Multi Spacer Patterning Technology)的方法也是已知的，它们关于最先进的光刻技术在重复 纳米结构实现中有所改进。纳米电子学中的策略(Strategy in Nano-electronics )，， - Microelectro Eng.然而，电子光刻现在基本用于实现所述纳米结构的接触，以实现 与半导体器件标准元件的连接。在这种情况下，电子光刻或任意其他最新一代的光刻技术所涉及 的电路部分，尽管更加受限制，但是涉及用于工业规模应用的十分相 关的实现次数。而且，尽管这种技术仅用于纳米区域中减少的部分，仍然没有解 决如下问题，即，发现能够在几十纳米的电磁谱区域中工业性操作的 足够强的光源或有效光学系统。本专利技术的技术问题是提供一种用于在传统的电子元件之间在半导 体器件中实现纳米电路结构，克服所述缺点。
技术实现思路
本专利技术的解决思想是使用多隔离物(spacer)图形化技术(MSPT) 来获得纳米电路结构，该纳米电路结构可以直接被半导体器件中的至 少一个标准电子元件访问和寻址。基于该解决思想，通过在所附权利要求1中定义的用于实现所述 类型的电路结构的方法解决技术问题。惊奇地发现，首先通过MSPT实现具有预定构造的种子(seed )隔 离物，且然后使用该种子隔离物作为基础，还通过MSPT获得直接面向 集成电路有源区域寻址且由此可以通过标准电子装置直接寻址的所述结构，可以在标准电子元件之间实现纳米电路结构。根据本专利技术的方法的特征和优点将从下面参考附图的非限制性实 例给出的实施例的描述变得显现。附图说明图1是根据本专利技术的方法获得的包括纳米电路结构的半导体器件的村底的局部示意性平面和放大的视图la示出了在根据本专利技术的方法获得的纳米电路结构的中间制造 步骤过程中的图1的衬底；图lb示出了在根据本专利技术的方法获得的纳米电路结构的某些中间 制造步骤过程中，图la的衬底沿着线I - I的剖面图2 ~ 6示出了在根据本专利技术的方法获得的纳米电路结构的某些中间制造步骤过程中的图1的衬底；图7示出了包括根据本专利技术的备选实施例获得的纳米电路结构的图1的衬底的放大尺度的透视图8和9示出了根据本专利技术的方法的某些步骤以获得图7的结构； 图IO和11示出了根据本专利技术的方法的某些步骤过程中，图7的结构细节；图12示出了包括根据本专利技术的方法的另一备选实施例获得的纳米 电路结构的半导体器件的衬底；图12a ~ 12n示出了根据本专利技术的备选实施例的方法的某些步骤；图12o示出了通过参考图12a 12n所述的方法的步骤获得的包括 纳米电路结构的半导体器件的衬底；图12p~ 12r示出了包括根据本专利技术的方法的另一备选实施例的纳 米电路结构的半导体器件的衬底；图13 ~ 15示出了根据本专利技术的方法的另一备选实施例获得的包括 纳米结构的衬底；图13a、 13b和13c示出了根据本专利技术的方法的某些步骤以获得图 13的结构；图16~19示出了根据本专利技术的另一备选实施例的方法的某些步骤；图20~25示出了根据本专利技术的另一备选实施例的方法的某些步。具体实施例方式此后描述的步骤不形成用于获得通过标准电子元件直接寻址的纳 米电路结构的完整的方法流程，仅为本领域的一般专家示出了那些必 须的步骤以理解此后描述的本专利技术。还值得注意，附图是衬底的部分的示意图，在该村底上，根据本 专利技术的某些方法步骤实现集成电路，且它们并没有按比例绘出，而是 以强调本专利技术的重要特征的方式绘出。通过使用半导体电子器件制造中使用的一般的技术，尤其是传统的光刻或光刻法以及多隔离物图形化技术(MSPT)，可以实施本专利技术， 后一种技术可用于实现所述结构。尽管已知，为简单起见，值得简要地概括MSPT的特有方面，通过 MSPT，有利地是可以以极大精确度和控制，实现具有极度减小尺寸的 隔离物。MSPT是空间图形化技术SPT的迭代，通过SPT,可以使在衬底上 沉积的预定材料薄层或膜的厚度(垂直维度)变成相同材料的隔离物 的宽度(水平维度)。该技术开发了以极其精确的方式控制沉积层厚的可能性，以及很 多材料与它们下面的形貌(topograhy)均匀地一致的能力。通过最初使用提供垂直于衬底延伸的至少一个侧壁的种子块 (seed-block),允许将垂直维度或范围变成水平方向的。通过沉积层 的各向异性蚀刻获得与种子块側壁相邻的隔离物。在进一步受控制的沉积和各向异性蚀刻以后，选择性地去除不同 材料的能力允许获得其他的隔离物和不同的复杂结构。实际上，可以实现这样一种子结构，其中仅一个维度依赖于光刻， 而剩余两个维度通过控制沉积层厚获得，甚至在几个纳米内。如果所述材料是氧化硅，通过受控沉积，例如，通过CVD(受 控气相沉积)氧化物获得所述层，或备选地，且因为通常优选地执行 较高的控制，例如，通过热氧化技术从下面的硅层生长氧化物获 得所需的层。现在参考图1,示出了其上实现了集成电路的半导体器件的衬底A。衬底A包括多个有源区域，在该图中示出的实例中示出了 4个有源 区域1。优选地，这些有源区域1实现了与相应标准电子元件的接触或接 触部分，例如，M0SFET晶本文档来自技高网...

【技术保护点】
一种用于在半导体器件中实现纳米电路结构（２）的方法，其特征在于包括以下步骤：ａ）在所述半导体器件的衬底（Ａ）上实现多个有源区域（１）；ｂ）在所述衬底（Ａ）上实现第一材料的种子层（４）；ｃ）在衬底（Ａ）的包括在所述有源区域（１）之间的区域（Ａ’）中在所述种子层（４）上实现第二材料的掩模隔离物（５），所述掩模隔离物（５）通过ＭＳＰＴ实现且具有至少一个在所述区域（Ａ’）上延伸的端部（５ａ）；ｄ）实现至少一个掩模（６），其与所述掩模隔离物（５）交叠并在与所述掩模隔离物（５）基本垂直的方向上延伸；ｅ）选择性地去除在所述衬底（Ａ）上暴露的种子层（４）；ｆ）选择性地去除所述至少一个掩模（６）和所述掩模隔离物（５），获得种子隔离物（７；７０），它包括线性部分（７ａ），该线性部分在所述区域（Ａ’）中延伸并连接到与之基本正交的至少一个部分（７ｂ）；ｇ）最终通过ＭＳＰＴ从所述种子隔离物（７；７０）实现至少一个绝缘隔离物（８），所述至少一个绝缘隔离（８）再现所述种子隔离物（７；７０）的至少一部分轮廓；ｈ）通过ＭＳＰＴ从所述种子隔离物（７；７０）或从所述至少一个绝缘隔离物（８）实现至少一个导电材料的纳米线（３；１３；２３），所述至少一个纳米线（３；１３；２３；３３）包括至少部分地在所述区域（Ａ’）中延伸的第一部分（３ａ；１３ａ）以及与相应有源区域（１）接触的至少一个第二部分（３ｂ；１３ｂ），所述第二部分（３ｂ；１３ｂ）基本正交于所述第一部分（３ａ；１３ａ）。...

【技术特征摘要】
【国外来华专利技术】1.一种用于在半导体器件中实现纳米电路结构(2)的方法，其特征在于包括以下步骤a)在所述半导体器件的衬底(A)上实现多个有源区域(1)；b)在所述衬底(A)上实现第一材料的种子层(4)；c)在衬底(A)的包括在所述有源区域(1)之间的区域(A’)中在所述种子层(4)上实现第二材料的掩模隔离物(5)，所述掩模隔离物(5)通过MSPT实现且具有至少一个在所述区域(A’)上延伸的端部(5a)；d)实现至少一个掩模(6)，其与所述掩模隔离物(5)交叠并在与所述掩模隔离物(5)基本垂直的方向上延伸；e)选择性地去除在所述衬底(A)上暴露的种子层(4)；f)选择性地去除所述至少一个掩模(6)和所述掩模隔离物(5)，获得种子隔离物(7；70)，它包括线性部分(7a)，该线性部分在所述区域(A，)中延伸并连接到与之基本正交的至少一个部分(7b)；g)最终通过MSPT从所述种子隔离物(7；70)实现至少一个绝缘隔离物(8)，所述至少一个绝缘隔离(8)再现所述种子隔离物(7；70)的至少一部分轮廓；h)通过MSPT从所述种子隔离物(7；70)或从所述至少一个绝缘隔离物(8)实现至少一个导电材料的纳米线(3；13；23)，所述至少一个纳米线(3；13；23；33)包括至少部分地在所述区域(A’)中延伸的第一部分(3a；13a)以及与相应有源区域(1)接触的至少一个第二部分(3b；13b)，所述第二部分(3b；13b)基本正交于所述第一部分(3a；13a)。2. 根据权利要求1的方法，其特征在于所述有源区域(1)是掺 杂的。3. 根据权利要求1或2的方法，其特征在于通过标准光刻在所述 衬底(A)上打开相应窗口来实现所述有源区域(1)。4. 根据前面权利要求其中任意一个的方法，其特征在于种子层 (4)的所述第一材料是氧化物，优选地，是生长在衬底(A)上或沉积在其上的氧化硅。5. 根据前面权利要求其中任意一个的方法，其特征在于在所述种 子层(4)上实现所述掩模隔离物(5)包括以下步骤 -在衬底A的外围部分上沉积种子块(100);-通过沉积牺牲层和接下来的所述牺牲层的各向异性蚀刻，从所述 种子块100定义至少一个牺牲隔离物101,所述牺牲隔离物101延伸， 以部分地覆盖衬底A的所述区域A，；-通过沉积具有预定厚度A的层和接下来的所述沉积层的各向异性 蚀刻，从所述牺牲隔离物(101)定义掩模隔离物(5);-选择性地去除所述种子块(100)和所述牺牲隔离物(101)。6. 根据权利要求5的方法，其特征在于所述掩模隔离物使用氮化 硅实现。7. 根据前面权利要求其中任意一个的方法，其特征在于通过标准 光刻实现定义抗蚀剂层的所述至少一个掩模(6)。8. 根据权利要求7的方法，其特征在于所述至少一个抗蚀剂掩模 (6)与所述掩模隔离物(5)的所述至少一个端部(5a)交叠。9. 根据前面权利要求其中任意一个的方法，其特征在于通过沉积 具有预定纳米厚度的绝缘材料层接着进行所述绝缘材料层的各向异性蚀 刻，从所述种子隔离物(7; 70)获得所述至少一个绝缘隔离物(8)。10. 根据前面权利要求其中任意一个的方法，其特征在于通过沉积 具有预定纳米厚度的导电材料层接着进行所述导电材料层的各向异性蚀 刻，从所述种子隔离物(7; 70)或从所述至少一个绝缘隔离物(8)获 得所述至少一个纳米线(3; 13; 23; 33)。11. 根据权利要求10的方法，其特征在于所述种子隔离物(70) 包括基本定义了 T的所述线性部分(7a)和与之基本正交的部分(7b)， 且其特征在于所述至少一个纳米线(3; 13; 23; 33)由两个镜像相同且 具有基本L形轮廓的纳米线(23)组成。12. 根据权利要求10的方法，其特征在于所述两个镜像相同的纳 米线(23)包括相应的第一部分(23a)和相应的第二部分，所述第一部 分是L形的，它们彼此平行并至少部分地在衬底(A)的包括在有源区域(1)之间的区域(A，)中延伸，所述第二部分(Ub)与所述第一部分 基本正交且与相应的有源区域(1)接触。13. 根据权利要求1~10其中任意一个的方法，其特征在于所述种 子隔离物(7)包括所述线性部分(7a)，该线性部分(7a)连接到基本 与之正交的两个相对的部分(7b)，基本定义了 I，且其特征在于所述至 少一个纳米线(3; 13; 23; 33)由两个镜像相同且具有基本C形轮廓 的纳米线(3)组成。14. 根据权利要求13的方法，其特征在于所述两个镜像相同的纳 米线(3 )包括相应的第一部分(3a )和相应的两个相对的第二部分(3b), 所述第一部分是C形的，它们彼此平行并至少部分地在包括在有源区域(1)之间的衬底(A)的区域(A，)中延伸，所述第二部分(3b)基本 正交于所述第一部分(3a)，每一个与相应的有源区(l)接触。15. 根据权利要求13或14的方法，其特征在于它进一步包括以下 步骤i) 在种子隔离物(7)的所述两个相对的部分(7b)上分别沉积 的种子块(14);1)通过MSPT定义两个覆盖隔离物(15)，它们每个从种子隔离物 (14)延伸，以部分地覆盖衬底A的包括在有源区域(1)之间的所述区 域(A，)，形成所述覆盖隔离物(15)之间的窗口 (16);m) 对应于在所述窗口 (16)中暴露的所述两个纳米线(3)的部 分，氧化所述两个纳米线(3)，形成与所述两个纳米线(3)交叉延伸的 绝缘条(16a);n)选择性地去除所述两个覆盖隔离物(15)和所述两个种子块 (14 ),获得纳米电路结构12，该结构包括镜像相同成对形成的4个基本 L形的纳米线(13)，所述成对的纳米线(13)与所述绝缘条(16a)分 离。16. —种用于在半导体器件中实现纳米闩电路结构(32、 42、 70、 71、 72)的方法，其特征在于它包括以下步骤-根据前面权利要求其中任意一种的方法，在衬底(A)上在有源 区域(1)之间实现下部结构(32a、 52、 70b、 71b、 72b)，该下部结构 包括至少 一对镜像相同的纳米线；-在所述下部结构(32a、 52、 70b、 71b、 72b)上实现第一保护 层(54),其优选地由氧化硅形成，具有优选地小于5纳米的纳米厚度；-在所述第一保护层(54)上实现覆盖层(55)，其优选地由多晶硅 形成，且最终平坦化所述覆盖层(5)于预定恒定高度；-实现优选为氧化硅的第二层(56 )，该层所具有的纳米厚度优选地 小于一百纳米，更优选地包括在5~70纳米之间。 -通过MSPT在所述第二层(56)上实现至少一个掩模隔离物(60)， 其与所述下部结构(32a、 52、 70b、 71b、 72b)的所述至少一对纳米线 (53)相交；-实现至少一个掩模(61)，其与所述至少一个掩模隔离物(60)的 端部交叠，并在与之基本垂直的方向上延伸；-选择性地去除不被所述至少一个掩模隔离物(60)和所述至少一 个掩模(61)保护的部分中的所述第二层(56);-选择性地去除所述至少一个掩模(61)和所述至少一个掩模隔离 物(60)，获得至少一个种子隔离物(62)...

【专利技术属性】
技术研发人员：D马斯科洛，G塞罗福利尼，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：IT[意大利]