半导体制造方法及其设备技术

本发明专利技术有关于一种半导体制造方法及其设备。该半导体制造方法，包括提供具有介电层形成于上的基材，然后在介电层上形成光阻遮罩。在光阻遮罩上可定义出开口，然后透过这些开口蚀刻介电层。接着以蚀刻物质处理部分的光阻遮罩，并以超临界流体移除这些光阻遮罩上处理的部分。该设备是一种用于半导体制造方法的反应室，能使上述的蚀刻、处理及移除过程于此单一的反应室中进行。本发明专利技术能在不破坏多孔性低介电常数的介电物质情况下，进行光阻移除的过程。

【技术实现步骤摘要】

本专利技术涉及一种半导体制造方法及其设备，特别是涉及一种自晶圓表 面上移除光阻残余物的方法及其设备。
技术介绍
半导体元件自数十年前出现至今，在降低元件尺寸方面已有长足的进 步，并且依循着每两年降低一半尺寸大小的法则(称为摩尔定律)，意谓着 晶片上的元件数量将是每两年增加一倍。现今制造厂所生产的元件，其尺，S 0. 13 :m甚至是90 nm或更小:在降低集成电路尺寸的制造过程中:相邻金属线间的电容性耦合(capacitive coupling)。镶嵌过程(damascene process)常用于集成电^各中形成金属的相互联 结。此过程牵涉在一平面的低介电常数的介电层中第一次蚀刻出沟渠或通 道，并且以金属，例如铜，去填充沟渠。而在双重镶嵌制造方法(dual da腿scene process)中，则提供了第二平面，其上蚀刻出一连串的孔洞(例 如接触洞或介层洞)，并且填充之。为了符合多重高密度写入结构的需求， 则必须多次重复这些过程。然而发现，在光阻的灰化步骤中，用于移除蚀 刻后光阻的含氧电浆，会导致低介电常数介电层的降解，并且升高了低介 电常数介电层的介电常数。因此，有需要一种简单且符合成本效益的制造 方法，能在移除光阻时不会伤害低介电常数介电层。由此可见，上述现有的半导体制造方法及其所用设备，显然仍存在有 不便与缺陷，而亟待加以进一步改进。为了解决半导体制造方法存在的问 题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的 设计被发展完成，而一般的制造方法及其所用设备又不能解决上述问题， 此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体制造 方法及其设备，便成了当前业界极需改进的目标。有鉴于上述现有的半导体制造方法及其所用设备存在的缺陷，本专利技术 人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学 理的运用，积极加以研究创新，以期创设一种新的半导体制造方法及其设 备，能够改进一般现有的半导体制造方法及其所用设备，使其更具有实用 性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用 价值的本专利技术。
技术实现思路
本专利技术的主要目的在于，克服现有的半导体制造方法存在的缺陷，而 提供一种新的半导体制造方法，所要解决的技术问题是使其在不破坏多孔 性低介电常数的介电物质情况下，进行光阻移除的过程，从而更加适于实 用。本专利技术的另一目的在于，提供一种新的半导体制造方法，所要解决的 技术问题是使其移除形成在半导体基材上的光阻遮罩，从而更加适于实用。本专利技术的再一目的在于，提供一种新的用于上述半导体制造方法的设 备，所要解决的技术问题是使其可以操控进行上述的蚀刻、软化处理及移 除过程，从而更加适于实用。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种半导体制造方法，其包括以下步骤提供基材，且该基 材上具有介电层；形成光阻遮罩于该介电层之上，且该光阻遮罩具有开口； 蚀刻过程，其透过该光阻遮罩的开口，蚀刻该介电层；处理过程，其使用 一种蚀刻物质，以处理该光阻遮罩的一部分；以及移除过程，其^_用一种 超临界流体，以移除该光阻遮罩的处理部分。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的半导体制造方法，其中所述的超临界流体包括具有一剥除化学 物溶解于其中的超临界二氧化碳。前述的半导体制造方法，其中所述的蚀刻过程包括反应性离子蚀刻。 前述的半导体制造方法，其中所述的介电层包括一种低介电常数的介 电物质。前述的半导体制造方法，其中所述的介电层包括金属间介电层。 前述的半导体制造方法，其更包括填充一种导电金属于介电层的一区域以形成一 交互if关结结构。前述的半导体制造方法，其中所述的处理过程包括使用 一氧化电浆以产生蚀刻物质。本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本 专利技术提出的一种半导体制造方法，其包括以下步骤提供基材，且该基材上 具有光阻遮罩；蚀刻过程，其透过该光阻遮罩蚀刻该介电层，以使该光阻 遮罩形成外围结皮；处理过程，其使用一种蚀刻物质，以处理该外围结皮， 且其中该蚀刻物质可软化该光阻遮罩的该外围结皮；以及移除过程，其使 用一种超临界流体，以移除该光阻遮罩的该外围结皮；以及其中该蚀刻过 程、处理过程及移除过程在同一反应室中进行。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。前述的半导体制造方法，其中所述的处理过程包括使用一氧化电浆以 产生所述的蚀刻物质。前述的半导体制造方法，其中所述的蚀刻物质包括一种稀释的蚀刻物质。前述的半导体制造方法，其中所述的光阻遮罩具有开口以蚀刻所述的 基材。本专利技术的目的及解决其技术问题另外还采用以下技术方案来实现。依据本专利技术提出的一种用于半导体制造方法的的设备，其其包括反应室； 平台，用以支持基材；以及控制器，用以操控该反应室的多个过程，且这 些过程包括蚀刻过程；处理过程；及移除过程，且该移除过程使用一种 超临界流体。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的用于半导体制造方法的的设备，其中所述的处理过程包括使用 一种含氧电浆。前述的用于半导体制造方法的的设备，其中所述的控制器维持反应器 的温度和压力分别在约31° C以上及约73 atm以上，以完成蚀刻过程。点本专利技术半导体制造方法除了提供有效移除光阻的方法而不破坏低介电 常数的介电层外，且不需使用臭氧或消耗侵入性化学物。更者，蚀刻过程及光阻的移除可在同一个反应室中进行。如此将可将 低成本及半导体制作的时间。综上所述，本专利技术新颖的半导体制造方法，在不破坏多孔性低介电常 数的介电物质情况下，进行光阻移除的过程，还能移除形成在半导体基材 上的光阻遮罩；该方法所用设备可以操控进行上述的蚀刻、软化处理及移 除过程。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的 技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。附图说明图1A-图1F是绘示依照本专利技术一较佳实施例的一连续不同处理步骤的 半导体晶圆的横剖面侧视图。图2是绘示图1A-图1F的处理步骤的流程图。 图3是绘示执行图2的处理步骤的设备方块图。100基材110蚀刻终止层120介电层130底部抗反射涂层140光阻遮罩150开口160沟渠.170反应性离子蚀刻过程180结皮层190导电层200蚀刻物质处理300超临界流体灰化过程權一例示过程410制造步骤420制造步骤430制造步骤440制造步骤500一半导体制造方法设备示意图510反应室520平台530半导体晶圆540控制器具体实施例方式为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功 效，以下结合附图及较佳实施例，对依据本专利技术提出的半导体制造方法及其 设备其具体实施方式、制造方法、步骤、特征及其功效，详细说明如后。参照图1A-图1F,其绘示依照本专利技术一较佳实施例的一连续不同处理 步骤的半导体晶圓的横剖面侧视图。首先，参照图1A，半导体基材100可 为一种硅基材。不过，基材100亦可为一种锗基材或其他适合的材料。再 者，基材1GQ可包括复合半导体，例如碳化硅、砷化镓、砷化铟或磷本文档来自技高网...

【技术保护点】
一种半导体制造方法，其特征在于其包括以下步骤：提供基材，且该基材上具有介电层；形成光阻遮罩于该介电层之上，且该光阻遮罩具有开口；蚀刻过程，其透过该光阻遮罩的开口，蚀刻该介电层；处理过程，其使用一种蚀刻物质，以 处理该光阻遮罩的一部分；以及移除过程，其使用一种超临界流体，以移除该光阻遮罩的处理部分。

【技术特征摘要】
US 2006-10-24 11/552,3641、一种半导体制造方法，其特征在于其包括以下步骤提供基材，且该基材上具有介电层；形成光阻遮罩于该介电层之上，且该光阻遮罩具有开口；蚀刻过程，其透过该光阻遮罩的开口，蚀刻该介电层；处理过程，其使用一种蚀刻物质，以处理该光阻遮罩的一部分；以及移除过程，其使用一种超临界流体，以移除该光阻遮罩的处理部分。2、 根据权利要求1所述的半导体制造方法，其特征在于其中所述的超 临界流体包括超临界二氧化碳。3、 根据权利要求l所述的半导体制造方法，其特征在于其中所述的蚀 刻过程包括反应性离子蚀刻。4、 根据权利要求1所述的半导体制造方法，其特征在于其中所述的介 电层包括一种低介电常数的介电物质。5、 根据权利要求1所述的半导体制造方法，其特征在于其中所述的介 电层包括金属间介电层。6、 根据权利要求1所述的半导体制造方法，其特征在于更包括填充一 种导电金属于介电层的一区域以形成一交互联结结构。7、 根据权利要求l所述的半导体制造方法，其特征在于其中所述的处 理过程包括使用 一氧化电浆以产生蚀刻物质。8、 一种半导体制造方法，其特征在于其包括以下步骤 提供基材，且该基材...

【专利技术属性】
技术研发人员：王静亚，吴文进，罗冠腾，汪青蓉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]