半导体装置及其制造方法制造方法及图纸

本发明专利技术提供一种半导体装置，包括：半导体基板；多个源极区域，其在该半导体基板上形成为条纹状；多个栅电极，其在所述半导体基板上的所述条纹状的多个源极区域间形成为条纹状；绝缘膜，其覆盖所述源极区域以及栅电极，并在与所述源极区域的长度方向相关的一部分规定区域上具有使源极区域局部露出的接触孔；和源电极，其形成在该绝缘膜上，经由所述接触孔与所述源极区域电连接。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及，该半导体装置包括在半导体基板上形成为条纹状(stripe)的多个源极区域、和在该条纹状的源极区域 之间的半导体基板上形成为条纹状的多个栅电极。10
技术介绍
对开关电源等中所使用的作为单个元件的功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor)禾口 IGBT (Insulated Gate Bipolar Transistor)要求高速动作特性以及低导通电阻特性。高速动作特性由具有 15低电容特性的平面(planar)型构造实现。例如，下述专利文献1所公开的平面型构造的MOSFET如图5所示， 包括在N型半导体基板1上形成为条纹状的多个栅电极2、通过对该栅 电极2进行自匹配地双重扩散而形成的P—型基极层3以及N型源极层4、 覆盖栅电极2的层间绝缘膜5、和形成在该层间绝缘膜5上的由金属膜构 20 成的源电极(未图示)。以沿着栅电极2的条纹状形成有多个P—型基极层 3以及N+型源极层4。并且，在N型源极层4上，在层间绝缘膜5形成有 遍及源极层4的整个长度方向的条纹状接触孔7。源电极进入该接触孔7， 与源极层4欧姆接合。根据该构造，如果将多个栅电极2公共连接，向该栅电极2施加规定 25阈值电压以上的电压，则可在基极层3的表面部分形成反转层，使得半导 体基板l (漏极)与源极层4之间导通。这样，可使晶体管动作。 专利文献l:特幵平8-321605号公报然而，在如上所述的构造中，由于接触孔7的形成必须依赖于光刻法， 因此，相邻的栅电极2之间的间隔受到接触孔7的最小尺寸、和用于形成 30栅电极2以及接触孔7的掩模对准余量(margin)的限制。因此，基于縮小栅电极2之间间隔的图案的微细化存在限度，会阻碍实现单位面积的栅极宽度(栅电极2与源极层4对置的部分的总延长)的 提高。因此，导通电阻的降低存在限度。另一方面，认为若縮小栅电极2的宽度，则可增加单位面积的栅电极 52的根数，从而可增加栅极宽度，但这样会提高栅电极2的电阻(栅极电 阻)，从而产生阻碍高速动作的新问题。
技术实现思路
本专利技术的目的在于，提供一种具有可在不牺牲动作速度的情况下降低10 导通电阻的构造的。本专利技术的半导体装置包括半导体基板；多个源极区域，其在该半导 体基板上形成为条纹状；多个栅电极，其在所述半导体基板上的所述条纹 状的多个源极区域间形成为条纹状；绝缘膜，其覆盖所述源极区域以及栅 电极，并在与所述源极区域的长度方向相关的一部分规定区域上具有使源15极区域局部露出的接触孔；和源电极，其形成在该绝缘膜上，经由所述接 触孔与所述源极区域电连接。根据该构成，用于连接源极区域和源电极的接触孔并未遍及条纹状的 源极区域的全长而形成，只是在与源极区域的长度方向相关的一部分规定 区域形成为使源极区域局部露出。因此，在接触孔附近以外的区域中，可20 縮小栅电极间的间隔，而不会受到接触孔的最小尺寸以及形成接触孔用的 掩模对准余量的限制，并且，也无需缩小栅电极的宽度。由此，可实现图 案的微细化，在不会导致导通电阻增加的情况下可增大单位面积的栅极宽 度。从而，可实现导通电阻的降低，而不牺牲动作速度。由于源极区域在半导体基板上形成为条纹状，因此，各部处于相互电25连接的状态，这样，若部分地与源电极相接，则成为其整体与源电极电连接的状态。优选该源极区域根据需要而通过其表面的硅化物化等实施低电阻化 处理。由此，可进一步降低导通电阻。优选所述接触孔配置在所述源极区域的长度方向的端部。根据该构30 成，由于是在源极区域的端部釆取与源电极的接触的构造，因此，能有效利用半导体基板的中央区域。更优选接触孔仅配置在源极区域的长度方向的端部，由此，条纹状的 栅电极能在更长的区域内縮小邻接栅电极的间隔，并且能增大其宽度。作为其他构成，还可采用仅在源极区域的长度方向中间部的规定位置 5 (例如中央部)设置接触孔的构成。优选在所述源极区域的长度方向隔开间隔地配置有多个所述接触孔。 根据该构成，可使源极区域与源电极之间的电连接更可靠。并且，由于在 接触孔间的区域中，可在保持足够的栅电极宽度的情况下减小邻接栅电极 间的间隔，因此，可在不牺牲栅极电阻的情况下实现栅极宽度的增大化。 10 优选所述栅电极包括位于所述接触孔侧方的宽度狭窄部、和比该宽度狭窄部的宽度形成得宽的宽度宽阔部。根据该构成，栅电极在接触孔的 侧方部，可按照确保考虑了接触孔的最小尺寸及形成接触孔用的掩模对准 余量的栅极间距离的方式被縮小宽度，另一方面，可在其他部分(优选在 除了接触孔的侧方之外的整个区域)形成对能够实现充分的导通电阻的宽 15度进行确保的宽度宽阔部。由此，可确保源极区域以及源电极间的电连接， 并且，在不牺牲栅极电阻的情况下缩小邻接栅电极间的间隔，实现微细化， 由此，可实现栅极宽度的增大。优选对所述栅电极自匹配地形成有所述源极区域。根据该构成，由于 自匹配地形成栅电极和源极区域，因此，在接触孔的附近以外的区域，可 20 使栅电极间的间隔微细化至极限。本专利技术的半导体装置的制造方法包括在半导体基板上以条纹状形成 多个栅电极的工序；以该栅电极为掩模，在所述半导体基板上以条纹状形 成多个源极区域的工序；形成绝缘膜的工序，该绝缘膜覆盖所述源极区域 以及栅电极，并在与所述源极区域的长度方向相关的一部分规定区域上具25有使源极区域局部露出的接触孔；和在该绝缘膜上，形成经由所述接触孔与所述源极区域电连接的源电极的工序。根据该方法，可制作上述构造的半导体装置。对该制造方法的专利技术， 也可实施与半导体装置的专利技术同样的变形。本专利技术的上述或其他目的、特征以及效果，通过参照附图及在下面描30 述的实施方式的说明可进一步明确。附图说明图1是表示本专利技术的一个实施方式所涉及的作为单个半导体元件的功率MOSFET的栅电极等的配置的图解俯视5 图2是沿着图1的剖面线II-n取得的剖视图3是沿着图i的剖面线m-iii取得的剖视图4 (a) 4 (e)是用于说明所述功率MOSFET的制造工序的图解 剖视图5是用于说明现有技术所涉及的功率MOSFET的构造的图解剖视io 图。图中ll一N型半导体基板；12 —栅电极；12A —硅化物层；13 — P一型基极层；14一N型源极区域；14A—硅化物层；15 —栅极绝缘膜；16 —侧壁；17 —层间绝缘膜；18 —源电极；19一P+型层；20 —接触区域；21 — 接触孔；25—Ti膜；121 —宽度狭窄部；122 —宽度宽阔部。1具体实施例方式图1是表示本专利技术的一个实施方式所涉及的作为单个半导体元件的功率MOSFET的栅电极等的配置的图解俯视图，图2是沿着图1的剖面线n-n取得的剖视图，图3是沿着图i的剖面线in-m取得的剖视图。20 该功率MOSFET包括N型半导体基板11、按照在该N型半导体基板11上成为条纹图案的方式形成的多个栅电极12、形成在该多个栅电极 12之间的半导体基板11的表层部且成为条纹图案的多个1ST型源极区域 14、和按照包围该源极区域14的方式形成的P—型基极层13。并且，该功 率MOSFET还包括介于半导体基板11与栅电极12之间的栅极绝缘膜25 15、由覆盖栅电极12的两侧面的绝缘膜构成的侧壁(本文档来自技高网...

【技术保护点】
一种半导体装置，包括：半导体基板；多个源极区域，其在该半导体基板上形成为条纹状；多个栅电极，其在所述半导体基板上的所述条纹状的多个源极区域间形成为条纹状；绝缘膜，其覆盖所述源极区域以及栅电极，并在与所述源极区域的长度方向相关的一部分规定区域上具有使源极区域局部露出的接触孔；和源电极，其形成在该绝缘膜上，经由所述接触孔与所述源极区域电连接。

【技术特征摘要】
【国外来华专利技术】JP 2005-6-3 164301/20051.一种半导体装置，包括半导体基板；多个源极区域，其在该半导体基板上形成为条纹状；多个栅电极，其在所述半导体基板上的所述条纹状的多个源极区域间形成为条纹状；绝缘膜，其覆盖所述源极区域以及栅电极，并在与所述源极区域的长度方向相关的一部分规定区域上具有使源极区域局部露出的接触孔；和源电极，其形成在该绝缘膜上，经由所述接触孔与所述源极区域电连接。2. 根据权利要求l所述的半导体装置，其特征在于， 所述接触孔配置在所述源极区域的长度方向端部。153.根据权利要求l所述的半导体装置，其特征在于，在所述源极区域的长度方向上，隔开间隔地配置有...

【专利技术属性】
技术研发人员：吉持贤一，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[日本]