半导体器件及其制造方法技术

本发明专利技术提供一种具有金属／绝缘体／金属（ＭＩＭ）结构的半导体器件及其制造方法。该半导体器件包括含有金属线的下结构层；在该下结构层上的ＭＩＭ叠层；其中该ＭＩＭ叠层包括在含有下结构层的衬底上形成的下金属电极薄膜，含有在下金属电极薄膜上形成的第一绝缘薄膜和第二绝缘薄膜的多层介电薄膜，以及形成于多层介电薄膜上的上金属电极薄膜。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更具体地说，本专利技术涉及一种具有金属/绝 缘体/金属(MIM)结构的半导体器件，及其制造方法。
技术介绍
半导体器件的存储元件，诸如动态随机存取存储器(DRAM)，在电容器 中存储预定数据。电容器包含介电薄膜，也就是存储节点，插在电极之间，也就是板节点 (plate node)之间。当今，随着半导体器件日益高度集成化，构成存储元件的存储单元面积减 小以及半导体器件的工作电压趋于变低。因此，作为存储元件之一的电容器的投影面积(projection area)减小。然 而，尽管投影面积减小，电容器需要保证存储元件工作所需的足够量的电荷。当电荷量不充足时，将发生许多问题，诸如存储元件中的软错误、短更新 时间。电荷Q的量可以表示为Q = CV，其中C表示电容的容量，而V表示电容 的工作电压。因此，电荷Q的量是由施加到电容器的工作电压以及该电容器 的电容C来决定的。然而，由于存储元件高度集成，同时工作电压逐渐减小，在电容器中产生 特定量电荷的唯一方法是增加电容器的电容。因此，当电容器的投射面积较小时，需要保证足够量的电容。电容C可 以由以下的公式l表示。公式1C = s-S/d在公式1中，C表示电容，e表示介电薄膜的介电常数，S表示电极板的 面积，以及d表示电极板之间的间隙或介电薄膜的厚度。根据公式1 ，电容C是与介电薄膜的介电常数s以及电容器的面积S成正 比，并且与电极板之间的介电薄膜的厚度d成反比。因此，为了获得电容器的高电容，可以增加电极的面积，使用具有高介电 常数的介电薄膜或者减小电极之间的间隙，S卩，最小化该介电薄膜的厚度。同时，由于半导体器件的高度集成以及高性能需求，可以使用具有金属一 绝缘体一金属(MIM)结构的电容器。图la示出了根据相关技术的具有MIM结构的半导体器件。在下结构的状态中，诸如具有TiN/Al/TiN结构的金属线等，MIM结构通 过堆叠TiN 11/SiN 12/TiN 13形成。图lb示出了图la中环形表示部分的放大的横截面图。为了形成MIM结 构，当在MIM结构上进行蚀刻形成TiN 11/SiN 12/TiN 13叠层薄膜完成时， SiN 12的绝缘薄膜位于TiN 11层的左侧。因此，为了增加电容器的电容，可以选择减小MIM结构的厚度。减小 MIM结构的厚度可以通过优化制造工艺来获得。然而，当MIM结构的厚度降低时，在蚀刻工艺过程中，其有可能将金属 在MIM结构局部较薄部分暴露。此时，在使用溅射进行蚀刻工艺期间，部分 所蚀刻金属附着到MIM结构的侧墙，使其可能对半导体器件产生较差的影响。 进一步地，在蚀刻工艺期间，将损坏MIM结构下面的层。因此，通过减小电 容器厚度来增加电容器电容的传统方法受到限制。
技术实现思路
在一个实施方式中，该半导体器件包括含有金属线的下(lower)结构层； 以及在该下结构层上的MIM叠层(stack);其中MIM叠层包括在含有下结 构层的衬底上形成的下金属电极薄膜、含有在所述下金属电极薄膜上形成的第 一绝缘薄膜和第二绝缘薄膜的多层介电薄膜、以及形成于所述多介电薄膜上的 上金属电极薄膜。在一个实施方式中，用于制造该半导体器件的方法包括在具有预定的下结构的衬底上形成下金属电极；形成含有在该下金属电极薄膜上形成的第一绝缘 薄膜和第二绝缘薄膜的多层介电薄膜；在该多层介电薄膜上形成上金属电极薄 膜；以及蚀刻该上金属电极薄膜和多层介电薄膜来形成金属/绝缘体/金属 (MIM)结构。附图说明在附图中图la和图lb示出了根据相关技术的含有MIM结构的半导体器件的横截 面图；以及图2示出了根据本专利技术实施方式的半导体器件的横截面图及其形成方法。 具体实施例方式在下文中，将参考附图详细描述根据本专利技术实施方式的半导体器件及其制 造方法。图2示出了根据本专利技术实施方式的半导体器件的横截面图及其制造方法。如图2所示，形成含有金属线的下结构层。在一个实施方式中，下结构层 可以是TiN/Al/TiN结构。此外，下金属电极薄膜20在其上形成下结构层的衬底上(未示出)形成。 下金属电极薄膜20可以形成约550A到650A的厚度。在一个实施方式中，下 金属电极薄膜20可以包含TiN薄膜。随后，第一绝缘薄膜21和第二绝缘薄膜22在下金属电极薄膜20上按序 形成。在一个实施方式中，第一绝缘薄膜21可以是具有厚度约为70A到100A的氧化物薄膜，并可以包含Si02。第一绝缘薄膜21可以用作蚀刻终止层。更确切地说，第一绝缘薄膜21 可以是用于防止金属线在MIM结构中局部较薄部分暴露的薄膜。当在MIM 结构上执行蚀刻工艺来减小MIM结构的厚度时，生成局部较薄的部分。换句 话说，第一绝缘薄膜21可以是蚀刻终止层，其用于防止金属线上部分，即下 结构，暴露于在MIM结构上执行蚀刻工艺中产生的的局部较薄部分。同时，第二绝缘薄膜22在第一绝缘薄膜21上形成具有约为250A到370A 的厚度。第二绝缘薄膜22可以包含SiN。因此，形成含有第一绝缘薄膜21和第二绝缘薄膜22的多层介电薄膜23。在一个实施方式中，第二绝缘薄膜22可以使用除了 SiN之外的高介电常 数材料形成。即，可以使用Ti02薄膜、Hf02薄膜、Zr02薄膜、SrTi03薄膜和 (Bi，(e)4Ti3C^)中的任何一个。因此，多层介电薄膜23的厚度可以依靠用作蚀刻终止层的第一绝缘薄膜 21控制。从而，可以获得高电容的电容器。换句话说，在第二绝缘薄膜22形成之前，形成第一绝缘薄膜21。如上面讨论，多层介电薄膜23的形成使其有可能防止在形成MIM结构的 蚀刻工艺中所产生的蚀刻金属污染MIM结构中的侧壁。在一个实施方式中， MIM蚀刻工艺使用金属溅射。从而，可以通过上面所述的防止MIM结构中的 侧壁污染来解决电容器故障问题。同时，即使可以使用新的介电材料，制造工艺是不变的。根据本专利技术的电 容器仍然可以获得高电容。形成多层介电薄膜23之后，上金属电极薄膜24在多层介电薄膜23上形 成。因此，MIM叠层通过顺序地堆叠下金属电极薄膜20、多层介电薄膜23 以及上金属电极薄膜24形成。上金属电极薄膜24可以形成具有约800A到1200A的厚度并含有TiN。 换句话说，上金属电极薄膜24的厚度可以与下金属电极薄膜20的厚度不同， 但是可以包含与下金属电极薄膜20相同的材料，gp， TiN。在下金属电极薄膜20形成之后，顺序地形成多层介电薄膜23和上金属电 极薄膜24，即，TiN/SiN/SiO/TiN叠层薄膜，可以在该叠层薄膜上执行蚀刻工 艺以形成最终的MIM结构。当执行用于形成MIM结构的蚀刻工艺时，具有良好选择性的蚀刻气体可 用于多层介电薄膜23。在多层介电薄膜23的层中，第二绝缘薄膜22的SiN具有约6.5的介电常 数，并且第一绝缘薄膜21的Si02具有约3.9的介电常数。在一个实施方式中，SiN和Si02的具有良好选择性的蚀刻气体可以选自以下任意一种CH2气体、 F2气体以及CH2气体和F2气体的混合物。然后，如图2所示，当在含有SiN的部分第二绝缘薄膜22上执行蚀刻工 艺时，留下含有Si02的第一绝缘薄膜21，其用作金属线的上区域，即衬底上的下结构，的蚀刻终止层。因此，即使当多层介电薄膜23的厚度低于640A时，也本文档来自技高网...

【技术保护点】
一种用于制造半导体器件的方法，包括：在具有预先确定的下结构的衬底上形成下金属电极；在所述下金属电极上形成含有第一绝缘薄膜和第二绝缘薄膜的多层介电薄膜；在所述多层介电薄膜上形成上金属电极薄膜；以及蚀刻所述上金属 电极薄膜和所述多层介电薄膜来形成金属／绝缘体／金属结构。

【技术特征摘要】
KR 2006-11-27 10-2006-01173811.一种用于制造半导体器件的方法，包括在具有预先确定的下结构的衬底上形成下金属电极；在所述下金属电极上形成含有第一绝缘薄膜和第二绝缘薄膜的多层介电薄膜；在所述多层介电薄膜上形成上金属电极薄膜；以及蚀刻所述上金属电极薄膜和所述多层介电薄膜来形成金属/绝缘体/金属结构。2. 根据权利要求1所述的方法，其特征在于，所述上金属电极薄膜包含TiN。3. 根据权利要求1所述的方法，其特征在于，所述下金属电极薄膜包含TiN。4. 根据权利要求1所述的方法，其特征在于，所述第一绝缘薄膜包含Si02。5. 根据权利要求1所述的方法，其特征在于，所述第二绝缘薄膜包含SiN。6. 根据权利要求1所述的方法，其特征在于，所述第二绝缘薄膜包含具 有高介电常数的Ti02薄膜、Hf02薄膜、Zr02薄膜、SrTi03薄膜以及 (Bi,(e)4Ti3012)薄膜...

【专利技术属性】
技术研发人员：朴正秀，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]