半导体封装结构制造技术

技术编号:31759227 阅读:20 留言:0更新日期:2022-01-05 16:43
本申请涉及半导体封装结构。根据本申请的部分实施例的半导体封装结构包括:衬底、第一多个芯片及侧互连件。衬底具有顶部表面,第一多个芯片叠瓦式堆叠于衬底的顶部表面上,其中第一多个芯片包含:第一芯片与第二芯片。第一芯片具有顶部表面、底部表面及连接顶部表面与底部表面的第一侧表面;及第二芯片具有顶部表面、第一侧表面及底部表面,其中第二芯片的底部表面邻近于第一芯片的顶部表面。侧互连件连续地覆盖第一芯片的顶部表面与第一侧表面的一部分以及第二芯片的顶部表面与第一侧表面的一部分,其中衬底、第一芯片及第二芯片通过侧互连件电连接。本申请提供的半导体封装结构具有良好的存储性能和较低的制备成本。具有良好的存储性能和较低的制备成本。具有良好的存储性能和较低的制备成本。

【技术实现步骤摘要】
半导体封装结构


[0001]本申请涉及半导体领域,更具体地,涉及一种半导体封装结构。

技术介绍

[0002]在半导体封装
中,随着对半导体的使用与性能的研究改进,半导体元件的尺寸走向越来越薄及越来越小。对于电子部件而言,如存储设备、计算设备等,需要在单位体积中提高其电子元件密度,以实现对高计算性能及高容量性能的追求。
[0003]NAND快闪存储器,是通过多个存储单元堆叠与连接以提高其存储容量的半导体封装结构。NAND快闪存储器的存储容量取决于其单位体积中可以堆叠与连接的存储单元数量。然而,现有的NAND快闪存储器存在多个结构或制备上的限制,而无法提高半导体封装结构中的存储单元数量密度。
[0004]因此,关于如何优化半导体封装结构以提高其存储单元数量密度,业内还有很多技术问题需要解决。

技术实现思路

[0005]本申请实施例的目的之一在于提供一种半导体封装结构,其能够优化半导体结构中芯片(即存储单元)的堆叠结构与连接结构,进而提供更高单位体积电子元件密度的半导体封装结构以提升其计算性能或存储性能。
[0006]根据本申请的一个方面,本申请提供了一种半导体封装结构,其特征在于,包括:衬底及第一多个芯片。衬底具有顶部表面,且第一多个芯片叠瓦式堆叠于衬底的顶部表面上。第一多个芯片包含:第一芯片及第二芯片。第一芯片具有顶部表面及底部表面,且底部表面经设置以邻近于衬底的顶部表面;第二芯片具有顶部表面及底部表面,且第二芯片的底部表面邻近于第一芯片的顶部表面,其中第二芯片的底部表面与第一芯片的顶部表面直接接合,并形成半导体对半导体界面、半导体对介电质界面或介电质对介电质界面。
[0007]在一些实施例中,第一芯片的底部表面与衬底通过芯片贴合薄膜接合。
[0008]在一些实施例中,第一多个芯片的第一芯片及第二芯片与衬底通过打线接合电连接。
[0009]在一些实施例中,半导体封装结构进一步包含侧互连件,侧互连件连续地覆盖第一芯片的顶部表面的一部分以及第二芯片的顶部表面的一部分,其中衬底、第一芯片及第二芯片通过侧互连件电连接。
[0010]在一些实施例中,悬于第一芯片上的第二芯片的底部表面的粗糙度等于或小于1nm。
[0011]在一些实施例中,半导体封装结构进一步包含囊封件,囊封件与悬于第一芯片上的第二芯片的底部表面相接触。
[0012]在一些实施例中,第一多个芯片包含2个至32个芯片。
[0013]在一些实施例中,半导体封装结构进一步包含:第二多个芯片,第二多个芯片叠瓦
式堆叠于第一多个芯片的顶部芯片的顶部表面上,其中第一多个芯片与第二多个芯片形成逆叠瓦式的芯片堆。
[0014]在一些实施例中,第一芯片或第二芯片包含NAND芯片。
[0015]在一些实施例中,半导体封装结构进一步包含控制芯片或动态随机存储器DRAM 芯片,控制芯片或动态随机存储器芯片经配置以邻近于衬底的所述顶部表面。
[0016]在一些实施例中,半导体包含硅,且介电质包含氧化硅、氮化硅、氮氧化硅或其组合。
[0017]本申请部分实施例提供的半导体封装结构通过采用直接接合的方式设置芯片堆,相较于芯片贴合薄膜能够提供半导体封装结构更密集的芯片堆。因此,本申请部分实施例提供的半导体封装结构具有良好的存储性能。
[0018]根据本申请的另一个方面,本申请提供了一种半导体封装结构,其包括:衬底、第一多个芯片及侧互连件。衬底具有顶部表面,第一多个芯片叠瓦式堆叠于衬底的顶部表面上,其中第一多个芯片包含:第一芯片与第二芯片。第一芯片具有顶部表面、底部表面及连接顶部表面与底部表面的第一侧表面;及第二芯片具有顶部表面、第一侧表面及底部表面,其中第二芯片的底部表面邻近于第一芯片的顶部表面。侧互连件连续地覆盖第一芯片的顶部表面与第一侧表面的一部分以及第二芯片的顶部表面与第一侧表面的一部分,其中衬底、第一芯片及第二芯片通过侧互连件电连接。
[0019]在一些实施例中,第二芯片的底部表面与第一芯片的顶部表面直接接合,并形成半导体对半导体界面、半导体对介电质界面或介电质对介电质界面。
[0020]在一些实施例中,第一芯片的第一侧表面及第二芯片的第一侧表面相对于垂直方向以大约5
°
至10
°
的角度倾斜。
[0021]在一些实施例中,悬于第一芯片上的第二芯片的底部表面的粗糙度等于或小于1nm。
[0022]在一些实施例中,半导体封装结构进一步包含囊封件,囊封件与悬于第一芯片上的第二芯片的底部表面相接触。
[0023]在一些实施例中,第一多个芯片包含2个至32个芯片。
[0024]在一些实施例中,半导体封装结构进一步包含控制芯片或动态随机存储器DRAM芯片,控制芯片或动态随机存储器芯片直接接合于衬底的所述顶部表面上。
[0025]本申请部分实施例提供的半导体封装结构通过设置侧互连件,相较于打线连接能够提供半导体封装结构更密集的连接结构,同时搭配直接接合的芯片堆或扇出重分布结构,侧互连件的制备能够大幅简化制备工序,并优化半导体封装结构的连接结构。因此,本申请部分实施例提供的半导体封装结构具有良好的存储性能和较低的制备成本。
[0026]根据本申请的另一个方面,本申请提供了一种半导体封装结构,其包括:衬底、第一多个芯片、第二多个芯片、垂直互连部件及侧互连件。衬底具有顶部表面;第一多个芯片叠瓦式堆叠于衬底的顶部表面上;且第二多个芯片叠瓦式堆叠于第一多个芯片的顶部芯片的顶部表面上,其中第一多个芯片与第二多个芯片形成逆叠瓦式芯片堆。第二多个芯片包含:第一芯片及第二芯片,第一芯片具有顶部表面、底部表面及连接顶部表面与底部表面的第一侧表面;第二芯片具有顶部表面、第一侧表面及底部表面,其中第二芯片的底部表面邻近于第一芯片的顶部表面。垂直互连部件设置于衬底的所述顶部表面上并邻近于第二多个
芯片的第一芯片的第一侧表面。侧互连件连续地覆盖垂直互连部件的顶部表面、第一芯片的顶部表面与第一侧表面的一部分,其中衬底及第二多个芯片的第一芯片通过侧互连件与垂直互连部件电连接。
[0027]在一些实施例中,第二多个芯片的第一芯片的底部表面与第一多个芯片的顶部芯片的顶部表面直接接合,并形成半导体对半导体界面、半导体对介电质界面或介电质对介电质界面。
[0028]在一些实施例中,第一芯片的第一侧表面及第二芯片的第一侧表面相对于垂直方向以大约5
°
至10
°
的角度倾斜。
[0029]在一些实施例中,垂直互连部件的顶部表面与第一多个芯片的顶部芯片的顶部表面大体上共平面。
[0030]在一些实施例中,垂直互连部件为虚置芯片,其中虚置芯片包含硅通孔TSV。
[0031]在一些实施例中,虚置芯片包含在顶部视图角度下延虚置芯片的长度呈排设置的多个硅通孔。
[0032]在一些实施例中,半导体封装结构进一步包含:第一囊封件及第二囊封件,第一囊封件本文档来自技高网
...

【技术保护点】

【技术特征摘要】
1.一种半导体封装结构,其特征在于,包括:衬底,其具有顶部表面;第一多个芯片,其叠瓦式堆叠于所述衬底的所述顶部表面上,所述第一多个芯片包含:第一芯片,其具有顶部表面、底部表面及连接所述顶部表面与所述底部表面的第一侧表面;及第二芯片,其具有顶部表面、第一侧表面及底部表面,其中所述第二芯片的所述底部表面邻近于所述第一芯片的所述顶部表面;及侧互连件,其连续地覆盖所述第一芯片的所述顶部表面与所述第一侧表面的一部分以及所述第二芯片的所述顶部表面与所述第一侧表面的一部分,其中所述衬底、所述第一芯片及所述第二芯片通过所述侧互连件电连接。2.根据权利要求1所述的半导体封装结构,其特征在于,所述第二芯片的所述底部表面与所述第一芯片的所述顶部表面直接接合,并形成半导体对半导体界面、半导体对介电质界面或介电质对介电质界面。3.根据权利要求1所述的半导体封装结构,其特征在于,所述第一芯片的所述第一侧表面及所述第二芯片的所述第一侧表面相对于垂直方向以大约5
°
至10
°
的角度倾斜。4.根据权利要求1至3中任一权利要求所述的半导体封装结构,其特征在于,悬于所述第一芯片上的所述第二芯片的所述底部表面的粗糙度等于或小于1nm。5.根据权利要求4所述的半导体封装结构,其特征在于,其进一步包含封装件,所述封装件与悬于所述第一芯片上的所述第二芯片的所述底部表面相接触。6.根据权利要求1至3中任一权利要求所述的半导体封装结构,其特征在于,所述第一多个芯片包含2个至32个芯片。7.根据权利要求1所述的半导体封装结构,其特征在于,其进一步包含控制芯片或动态随机存储器DRAM芯片,所述控制芯片或所述动态随机存储器芯片直接接合于所述衬底的所述顶部表面上。8.一种半导体封装结构,其特征在于,包括:衬底,其具有顶部表面;第一多个芯片,其叠瓦式堆叠于所述衬底的所述顶部表面上;第二多个芯片,其叠瓦式堆叠于所述第一多个芯片的顶部芯片的顶部表面上,其中所述第一多个芯片与所述第二多个芯片形成逆叠瓦式芯片堆叠,所述第二多个芯片包含:第一芯片,其具有顶部表面、底部表面及连接所述顶部表面与所述底部表面的第一侧表面;及第二芯片,其具有顶部表面、第一侧表面及底部表面,其中所述第...

【专利技术属性】
技术研发人员:金水来
申请(专利权)人:美光科技公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1