半导体器件的制造方法技术

一种半导体器件的制造方法，可包括以下步骤：在半导体衬底上形成绝缘层；在该绝缘层和该半导体衬底中形成具有第一深度的通孔；在上面形成金属层，从而在该通孔中形成穿通电极；以及通过抛光该半导体衬底的下表面暴露该穿通电极。本发明专利技术能够稳定地形成穿通电极。

【技术实现步骤摘要】

本专利技术涉及一种。技术背景图1是根据现有技术的制造方法的系统级封装(SiP)结构中的半导体器件的概念图。如图1所示，根据现有技术的SiP封装中的半导体器件包括插入件 (interposer) 1、第一器件3、第二器件5和第三器件7。上述第一器件至第 三器件3、 5和7例如可独立地选自CPU、 SRAM、 DRAM、闪存、逻辑LSI、 功率IC、控制IC、模拟LSI、 MMIC、 CMOSRF-IC、传感器芯片、专用IC 和MEMS芯片等。在第一器件3与第二器件5之间，以及在第二器件5与第三器件7之间， 分别形成用以在各个器件之间连接信号的连接结构(connectingmeans)。作 为一种用以在各个器件之间连接信号的连接结构，可以是穿通电极(through electrode)。该穿通电极是穿过器件或芯片的电极，并且能够执行将相关器 件与堆叠在半导体器件上表面上的器件电连接的功能。同样，该穿通电极能 够执行将相关器件与位于半导体器件下表面上的器件电连接的功能。作为穿通电极的材料，能够采用任何具有低电阻的金属。然而，相对于 穿通电极的直径，上部芯片与下部芯片之间的距离是大约10pm至50(im。考 虑到纵横比(芯片之间的距离或通孔的长度与通孔的直径之比)，其大约是 50:1至300:1。因此，难以形成稳定地从上部区域连接到下部区域的穿通电 极。需要能够有效并稳定地形成伸长的穿通电极的方法。
技术实现思路
本专利技术的实施例提供一种，其能够稳定地形成将半导体器件的上表面上的信号与该半导体器件的下表面上的信号连接的穿通 电极，例如，当该器件位于系统级封装(SiP)结构中时。根据本专利技术多个实施例的方法包括以下步骤形成位于半导体衬底上并 具有接触件的绝缘层；在该绝缘层和该半导体衬底上形成具有第一深度的通 孔；在所得产物上形成金属层；通过在金属层上进行热处理熔化形成该金属 层的金属，来形成填充该通孔的穿通电极；以及通过抛光该半导体衬底的下 表面暴露该穿通电极。根据实施例的半导体器件制造方法包括在半导体衬底上形成具有第一 深度的通孔；形成填充该通孔的穿通电极；以及通过抛光该半导体衬底的下 表面暴露该穿通电极。附图说明图1是概念性地显示根据现有技术制造的系统级封装(SiP)中的半导体 器件的视图；图2至图7是用于解释根据本专利技术实施例的方法的视图；以及 图8是显示根据本专利技术的背面研磨装置的实施例的示意图。具体实施方式在各个实施例的说明中，当每个层(膜)、区域、图案或结构描述为形 成在每个层(膜)、区域、图案或结构之上/上方或之下/下方时， 可以理解为这种情况每个层(膜)、区域、图案或结构可以形成为与每个 层(膜)、区域、图案或结构直接接触，并且可以进一步理解为这种情况 在它们之间另外还形成了其它层(膜)、其它区域、其它图案或其它结构。 因此，应该根据说明书的技术理念和/或上下文判断其含义。在下文中，将结合附图说明本专利技术的实施例。图2至图7是用于解释根据多个实施例的半导体器件封装方法的视图。 根据本专利技术实施例的封装方法包括在具有晶体管区域、隔离区域以及接触件11的半导体衬底10上形成绝缘层20，如图2至图7所示。图3以示例 方式显示该绝缘层20是金属前介电(pre metal dielectric, PMD)层的情况。 然而，就一些实施例而言，绝缘层20不限于PMD层。绝缘层20可以是金属间介电(IMD)层，和/或绝缘层20可包括多个绝缘层，上述多个绝 缘层的底层可接触半导体衬底10。下一步，如图4所示，形成穿过绝缘层20并穿过半导体衬底IO的至少 一部分的通孔13。通孔13穿透绝缘层20，并且可形成为进入半导体衬底10 的预定深度。在各实施例中，通孔13具有30nm至lpm的宽度(优选约160nm 至约200nm)、约10(im至约50pm的深度、及约50:1至约300:1的纵横比。 根据一个实施例，通孔13具有0.25pm至2|am的直径。如图5所示，通常通过化学气相沉积和/或物理气相沉积(例如溅射)， 将籽晶层毯覆(blanket)沉积在绝缘层20、接触件11以及沿着通孔13的侧 壁上。该籽晶层可进一步包括下部阻挡层和/或粘附层。然后，如图6所示， 通常通过化学气相沉积(CVD)、物理气相沉积(PVD)或电沉积方法，随 后在所得产物上形成金属层19。金属层19可由具有低熔点的金属形成，例如，熔点低于90(TC。作为一 个示例，金属层19可包括或由选自金、银、铜、铅、钨和铝的至少一种材料 构成。例如，当金属层19包括铜时，金属层19优选是电沉积的，该籽晶层 可包括溅射的铜层或钌层，并且该阻挡层和/或粘附层包括Ta上TaN (TaN-on-Ta)或Hf上HfN (HfN-on-Hf)双层。可选择地，当金属层19包 括钨时，金属层19优选是通过CVD沉积的，而当金属层19包括铝时，金 属层19优选是通过PVD沉积的。在任一可选情况下，通常不存在籽晶层， 并且阻挡层和/或粘附层通常包括Ti上TiN双层。通常沉积金属层19形成填充通孔13的穿通电极17。根据本实施例，金属层19是通过沉积方法，例如CVD、 PVD和/或电沉 积形成的，并由此形成穿通电极17。在所得产物上执行额外的热处理可将金 属层19和/或穿通电极17进一步退火、(重)结晶和/或致密化。因此，借 助根据本实施例的半导体器件制造方法，可稳定地形成穿通电极17。此外，在形成穿通电极17的步骤之后，上述方法进一步包括通过图案 化绝缘层20上的金属层19，形成连接到接触件11的布线层。而且，如图7所示，在形成穿通电极17之后，抛光半导体衬底10的下 表面以暴露出穿通电极17。此时，借助根据本专利技术的多个实施例的制造方法， 可在液氮环境下，或通过用液氮或其它液态物质(该液态物质在环境温度下 是气体而在抛光时被冷却到该物质的沸点以下的温度)来冷却半导体衬底 10，执行对半导体衬底10的下表面的抛光。根据一个实施例，上述液体具有低于1(TC的沸点。根据另一个实施例，上述液体具有低于O'C的沸点。根据 另一个实施例，上述液体具有低于-4(TC的沸点。因而，在一个实施例中，可 在喷雾或用其它方法将液氮施加到半导体衬底10的下表面的同时，抛光半导 体衬底10的下表面。具有合适的沸点和具有其它用于在抛光期间冷却半导体 衬底10下表面的特性的其它材料包括低分子量碳氢化合物、具有3个或更少 碳原子的碳氟化合物和含氢碳氟化合物(hydrofluorocarbon)、硅烷和惰性气 体，上述低分子量碳氢化合物例如为丙烷和丁烷，上述含氢碳氟化合物例如 具有通式CxHyFz (其中x—般是l至3， y是0至2n+l，而z是2x+2-y)， 上述硅烷例如为乙硅烷和丙硅烷，上述惰性气体例如为氪气。通过在存在液态冷却剂例如液氮的情况下进行抛光，在抛光工艺中既可 以有效地冷却晶片又可以防止污染物或潮气渗透进穿通电极17内。因此，能 够防止对穿通电极17的特定损伤，使得产量提高。本专利技术的方法可进一步包括附加的预封装和包装步骤，例如在晶片或半 导体器件的下表面上暴露出的穿通电极17上形成凸块(bump)，将上面具 有凸块的晶片或半导体器件安装到衬底(例如插入件或其它晶片或半导体器 件)上，将所本文档来自技高网...

【技术保护点】
一种方法，包括以下步骤：形成具有第一深度的通孔，该通孔进入半导体衬底中并穿过该半导体衬底上的绝缘层，该绝缘层中具有与该半导体衬底上的有源结构电接触的接触件；在该绝缘层和该接触件上以及该通孔中形成金属层；以及在用液氮冷 却该半导体衬底的同时，通过抛光该半导体衬底的下表面在该半导体衬底的下表面暴露出穿通电极。

【技术特征摘要】
KR 2006-12-27 10-2006-01347831、一种方法，包括以下步骤形成具有第一深度的通孔，该通孔进入半导体衬底中并穿过该半导体衬底上的绝缘层，该绝缘层中具有与该半导体衬底上的有源结构电接触的接触件；在该绝缘层和该接触件上以及该通孔中形成金属层；以及在用液氮冷却该半导体衬底的同时，通过抛光该半导体衬底的下表面在该半导体衬底的下表面暴露出穿通电极。2、 根据权利要求1所述的方法，其中用研磨轮抛光该半导体衬底的下表面。3、 根据权利要求2所述的方法，其中该研磨轮包括其上面的钻石材料和 树脂材料。4、 根据权利要求2所述的方法，其中通过该研磨轮上的孔将该液氮提供 到该半导体衬底的下表面。5、 根据权利要求1所述的方法，其中该金属层包括熔点低于900。C的金属。6、 根据权利要求1所述的方法，其中该金属层选自金、银、铅和铝所构 成的组群。7、 根据权利要求1所述的方法，其中形成该金属层的步骤包括以下步骤: 在该绝缘层和该接触件上以及该通孔中形成籽晶层，然后在该籽晶层上镀覆 体金属层。8、 根据权利要求1所述的方法，进一步包括以下步骤在...

【专利技术属性】
技术研发人员：韩载元，全东基，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[]