具有栅极结构的半导体器件及其制造方法技术

本发明专利技术涉及具有栅极结构的半导体器件及其制造方法，其中所述半导体器件的栅极结构包含中间结构，所述中间结构包含钛层和硅化钨层。所述方法包括形成多晶硅基电极。在所述多晶硅基电极之上形成包含钛层和硅化钨层的中间结构。金属电极形成在所述中间结构之上。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，更具体涉及栅极结构与该栅极结构的制 造方法。
技术介绍
通常，随着互补金属氧化物半导体(CMOS)器件变得高度集成，栅极间 距减少。当栅极电极和栅极绝缘层使用传统的CMOS工艺和材料形成时， 存在某些限制。基于此原因，期望开发可以取代传统材料的新材料。在传统的CMOS工艺中，使用掺杂N型杂质的多晶硅层来形成N沟道金 属氧化物半导体(NMOS)和P沟道金属氧化物半导体(PMOS)器件的初f极。因 此，丽OS器件常展现表面沟道特性，而PM0S器件常展现隐埋沟道特性。 由于该隐埋沟道特性，所以当栅极的宽度减少到某个程度时(如100 nm或 更小)，PMOS器件有短沟道效应的倾向。为了克月14制造具有短沟道长度的CMOS器件时的上述限制，提出分别 使用N型杂质掺杂的多晶硅和P型杂质掺杂的多晶硅形成NMOS器件和PMOS 器件的栅极电极的双多晶硅栅极结构。具体地，双多晶珪栅极结构允许 PMOS器件具有表面沟道特性，而且有助于防止短沟道效应。图1为传统双多晶珪栅极结构的简化图。栅极氧化物层12形成在包含 PM0S和NMOS区域的衬底11上。栅极氧化物层12由氧氮化硅(SiON)形成。 在NMOS区域中，包含多晶珪层13A和金属电极14的栅极结构形成在栅极 氧化物层12上。利用N+型杂质，如磷(P)高度掺杂多晶硅层13A。在PMOS 区域中，包含另一多晶珪层13B和金属电极14的另一栅极结构形成在栅 极氧化物层12上。利用P+型杂质如硼(B)高度掺杂多晶硅层13B。但是，图1所示的双多晶硅栅极结构具有一些局限。例如，在P+型多 晶珪层13B上掺杂的硼通常是渗透i^ PM0S区域中的沟道区域，而此事 件可能造成阈值电压变动。附图标记15A表示此渗透事件。此外，在P+型 多晶珪层13B上掺杂的硼会向外朝向金属电极14扩散，如附图标记15B 所示。硼向外扩散会造成多晶^尽效应(PDE)，这会使器件特性劣化。 将栅极氧化物层12的表面作氮化处理可以减少与硼渗透15A l沟道区 域有关的效应。但是，可以有效防止PDE之方法尚未被提出。图2为传统双多晶硅栅极结构中PM0S和NM0S器件的栅极电压对电容 的图。具体地，图2表示PM0S和NM0S器件的反型层电容的比较结果。由于硼向外朝向金属电极14扩散导致PDE，所以PM0S器件的电容小 于NM0S器件的电容。此结果意味着栅极氧化物层12的电^T效厚度增加。 在此情形下，亚100 nm栅极结构的阈值电压可以具有大的变动，因此， 器件特性可能劣化。传统的栅极结构具有下列缺点。存储器件如动态随机存取存储器 (DRAM)的多晶珪栅极中金属电极一般由硅化鵠(WSi)形成。但是，当期望 高运行速度时，作为栅极电极的材料，鵠(W)比WSi受到更多的关注。使 用W的CMOS器件中的栅极结构通常被称为W-双多晶硅栅极结构。但是，对于包含直接接触的W和多晶硅的栅极结构，产生珪化鵠的反 应可在热处理期间发生。因此，可以观察到体积膨胀，这常常会导致应力 反应。因此， 一般在栅极结构的鴒和多晶硅之间需要可以用作扩散阻挡层 的附加结构。
技术实现思路
本专利技术的具体实施方案涉及提供一种具有中间结构的栅极结构及其制 造方法，其可以提供具有低接触电阻和低薄层电阻的栅极结构。虽然已经 利用完全形成在衬底上的栅极结构说明了本专利技术，但是本专利技术也可以在其 它类型的器件中实施，如具有至少部分形成在衬底之中的凹陷栅极的器 件。根据本专利技术的一方面，半导体器件的栅极结构包含中间结构，其中该中间结构包含钬层和硅化钨层。根据本专利技术的另一方面，用以形成半导体器件的栅极结构的方法包括: 形成第一电极；在第一电极上形成中间结构，中间结构包含钬层和硅化钨 层；及在中间结构上形成第二电极。在一实施方案中，半导体器件包含具有上表面和下表面的衬底；紧邻 衬底的上表面提供的栅极结构。栅极结构包含栅极绝缘层、在栅极绝缘层 上的第一电极、在第一电极上的中间结构以;5Lfc中间结构上的第二电极。 中间结构包含含有钬的第一 Ti层及含有钨和硅并且提供在第一 Ti层上的 第二W层。第一Ti层是硅化钛(TiSU层，其中x约为2。第二W层是硅 化鴒层。中间结构包含含有氮化钬且提供在第一 Ti层上的第二 Ti层以及 提供在第二Ti层和第二W层之间的第一W层，第一W层包含鴒。在另一实施方案中，第一Ti层、第二Ti层和第一W层是源自钬层和 氮化鴒层的热处理。钬层形成的厚度约为50 A或更薄。在又一实施方案中，该器件还包含提供在第一W层和第二W层之间的 第三Ti层，第三Ti层包含氮化钛。第三W层提供在第二W层上，而且包 含氮化钨硅(tungsten silicon nitride )。氮化钨硅源自珪化鴒层和氮 化鴒层的热处理。硅化鵠层是非晶硅化钨(WSU层，其中x约为2 5。在又一实施方案中， 一种用以形成半导体器件的^f极结构的方法，该 方法包括紧邻衬底的上表面形成第一电极；在第一电极上形成中间结构， 该中间结构包含钬层和硅化钨层；及在中间结构上形成第二电极。中间结 构的形成包括在第一电极上形成钬层、第一氮化钨层和氮化M;及在 氮化钬层上形成硅化鴒层和第二氮化鵠层。热处理钛层、第一氮化钨层、 氮化钬层、硅化钨层和第二氮化钨层以在多晶硅层上得到硅化钬层、在硅 化钬层上得到第一氮化钬层、在第一氮化钬层上得到钨层、在钨层上得到第二氮化钛层、在第二氮化钬层上得到硅化钨层以;Mt硅化钨层上得到氮 化鴒硅层。附图说明图1图示说明传统双多晶珪栅极结构的简化图；图2为传统双多晶珪^fr极结构中PM0S和NM0S器件的栅极电压对电容的图；图3A~图3C图示说明各自包含中间结构的PM0S器件中的栅极结构；图3D为各种中间结构的不同水平的接触电阻图；图犯为各种中间结构的不同水平的薄层电阻图；图4图示说明根据本专利技术实施方案在对栅极结构施加热处理之前和之 后的栅极结构；图5A为各种中间结构的鴒和多晶硅之间的不同水平的界面电阻(即接 触电阻)图；图5B为各种中间结构的不同水平的薄层电阻图。具体实施方式图3A~ 3C图示说明各自包含特定中间结构的PM0S器件的栅极结构。 图3A图示说明具有包含氮化鴒(WNx)的单层的^f极结构。图3B图示i兑明具 有包含WSix和WN,的双层的栅极结构。图3C图示说明具有包含钬(Ti)、氮 化钛(TilO和WNx的三层的栅极结构。在此，表示对应原子比率的x为正数。 在图3A~3C中，各栅极结构都包含由P+型杂质掺杂的多晶硅形成的电极 以及由W形成的金属电极。具有不同中间结构的PM0S器件的栅极结构表现出不同特性。对于包含 单层的中间结构，如图3A所示，Si-N介电层可能形成在多晶硅电极的界 面上。因此，栅极结构的接触电阻增加。因此，可能需要其它层。参考图3B和图3C，图示的双层和三层中间结构各自包括在W电极下 方的WNx层，使得可以抑制生成WSL的反应。但是，在三层中间结构中， 由于生成硅化钬(TiSi其中x为正数)的反应，Ti层有助于改善栅极结 构的接触电阻(即低接触电阻)。但是，W电极的薄层电阻常常增加。薄层 电阻增加的原因是结晶态的WN,层形成在Ti和TiN,层上。因此，形成在 WNx层上的W电极的薄层电阻可能增加。本文档来自技高网...

【技术保护点】
一种半导体器件，包含：具有上表面和下表面的衬底；紧邻所述衬底的上表面提供的栅极结构，所述栅极结构包含栅极绝缘层、在所述栅极绝缘层上的第一电极、在所述第一电极上的中间结构以及在所述中间结构上的第二电极，其中所述中间结构包含含有钛的第一Ｔｉ层以及含有钨和硅并且提供在所述第一Ｔｉ层上的第二Ｗ层。

【技术特征摘要】
KR 2006-12-27 10-2006-0134368;KR 2007-4-27 10-20071. 一种半导体器件，包含具有上表面和下表面的衬底；紧邻所述衬底的上表面提供的栅极结构，所述棚极结构包含栅极绝缘层、在所述栅极绝缘层上的第一电极、在所述第一电极上的中间结构以及在所述中间结构上的第二电极，其中所述中间结构包含含有钛的第一Ti层以及含有钨和硅并且提供在所述第一Ti层上的第二W层。2. 权利要求1所述的器件，其中所述第一Ti层是硅化钛(TiSU层，其中x约为2;和 第二W层是珪化鵠层。3. 权利要求2所述的器件，其中所述中间结构还包含包含氮化钛并且提供在所述第一 Ti层上的第二 Ti层；和 提供在所述第二 Ti层和所述第二 W层之间的第一 W层，所述第一 W 层包^。4. 权利要求3所述的器件，其中所述第一Ti层、所述第二Ti层和所述第 一W层源自钬层和氮化鴒层的热处理。5. 权利要求4所述的器件，其中所述氮化钨层的氮含量约为10%~50%,而 且厚度约为50 A~100 A。6. 权利要求4所述的器件，其中所述钬层形成为具有为50 A或更薄的厚 度。7. 权利要求6所述的器件，其中所述钬层形成为具有约5 A ~ 30 A的厚度。8. 权利要求3所述的器件，还包含提供在所述第一 W层和所述第二 W层之 间的第三Ti层，所述第三Ti层包含氮化钛。9. 权利要求8所述的器件，其中所述第三Ti层的氮化钛具有约10% ~ 50% 的氮含量，并且形成为具有约40 A~ 200 A的厚度。10. 权利要求3所述的器件，还包含提供在所述第二 W层上且包含氮化钨 硅的第三W层。11. 权利要求10所述的器件，其中所述氮化鴒硅源自硅化鴒层和氮化钨层 的热处理。12. 权利要求11所述的器件，其中所述硅化钨层包含非晶硅化钨(WSU层， 其中x约为2~5。13. 权利要求1所述的器件，其中所述第一电极是掺杂P型杂质的多晶硅 基电极。14. 权利要求13所述的器件，其中所述P型杂质包含硼(B)。15. 权利要求1所述的器件，其中所述栅极结构形成为双栅极结构，所述 双栅极结构包含包含N型杂质掺杂的多晶硅基电极和钨电极的第一栅极结构，其中所 述N型杂质掺杂的多晶a电极形成在所述中间结构下方，所述鴒电极形 成在所述中间结构之上；和包含P型杂质掺杂的多晶硅基电极和钨电极的第二栅极结构，其中所 述P型杂质掺杂的多晶a电极形成在所述中间结构下方，所述鵠电极形 成在所述中间结构之上。16....

【专利技术属性】
技术研发人员：成敏圭，梁洪善，赵兴在，金龙水，林宽容，
申请(专利权)人：海力士半导体有限公司，
类型：发明
国别省市：KR[韩国]