半导体器件及其制造方法技术

提供了一种半导体器件及其制造方法。半导体器件包括在半导体衬底中的第一导电阱区和所述第一导电阱区上或其中的第二导电阱区。栅电极在所述第一沟槽中的栅极绝缘层上，所述沟槽在所述第二导电区域和所述第一导电阱区中。漏极包括漏极绝缘层、（多晶硅）屏蔽层、和漏极塞。漏极绝缘层在第二导电区域和第一导电阱区中的沟槽中。屏蔽层包围漏极塞。漏极塞的下部接触第二导电阱区。第一导电源极区在所述栅电极的侧面。

【技术实现步骤摘要】

本专利技术的实施方案涉及。技术背景沟槽金属氧化物半导体(MOS)晶体管与MOS晶体管的不同在于沟 槽MOS晶体管的沟道形成在垂直方向。更常规的MOS晶体管的沟道 形成在水平方向。沟槽MOS晶体管包含垂直沟道和形成在晶片背部中 作为输出区域的漏极。与更常规的MOS晶体管相比较，沟槽MOS晶体管适合于使用小 面积的大电流和高电压操作。为了将高压施加于沟槽MOS晶体管，必 须形成足够大长度的轻掺杂的漏极区(漂移区)。因为电子在沟槽MOS晶体管中垂直地移动，所以通过调节垂直的 掺杂分布(doping profile),可以垂直地形成轻掺杂的漏极区以增加耐 压，而不增加芯片的面积。因此，使用小面积可能实现高的耐压和大电 流操作。然而，沟槽MOS晶体管的结构可以改变以在芯片上形成沟槽 MOS晶体管作为CMOS晶体管。
技术实现思路
本专利技术的实施方案提供沟槽金属氧化物半导体(MOS)晶体管。实施方案还提供可以以低成本在与互补金属氧化物半导体(CMOS ) 晶体管同样的芯片中形成的沟槽MOS晶体管。在一个实施方案中，半导体器件(例如，沟槽MOS晶体管)包括 在半导体衬底中的第一导电阱区；第一导电阱区上(或第一导电阱区中)的第二导电阱区；在栅极绝缘层(也在第一沟槽中)上第一沟槽中的栅 电极，所述沟槽在第二导电区域和(至少部分)第一导电阱区中；包括 漏极绝缘层、(多晶硅)屏蔽层和漏极塞的漏极，所述漏极绝缘层在第 二导电区域和(至少部分)第一导电阱区中的第二沟槽中，所述多晶硅层包围所述漏极塞，漏极塞的下部与第二导电阱区接触；和在栅电极侧 面的第一导电的源极区。在另一个实施方案中，提供制造半导体器件(例如沟槽MOS晶体 管)的方法，所述方法包括在半导体衬底中形成第一和第二导电阱区， 所述第二导电阱区形成在第一导电阱区上或其中；除去第一导电区域和 第二导电阱区的一部分以形成第一和第二沟槽；在第一沟槽中形成栅极 氧化物层和在第二沟槽中形成漏极绝缘层；在沟槽中形成多晶硅层，其 中多晶硅层填充第一沟槽和覆盖第二沟槽的侧壁；将第一导电掺杂剂离 子注入栅极绝缘层上的多晶硅层中，以形成栅电极；除去漏极绝缘层的 一部分并且通过用导电材料(例如重掺杂第一导电掺杂剂离子的多晶 硅)填充笫二沟槽形成漏极塞；和在栅电极的侧面形成第一导电源极区。在附图和下文的说明中，阐述一个或多个实施方案的细节。其他特 征将从说明书、附图和权利要求中显而易见。附图说明图l是说明根据一个示例性实施方案的半导体器件的视图。图2 9是解释根据本专利技术实施方案的制造半导体器件的方法的视图。图10显示根据图1的示例性半导体器件实施方案的示例性布局视图。具体实施方式现在将参考根据实施方案的附图来说明半导体器件和制造该半导 体器件的方法。图l是说明根据一个实施方案的半导体器件的视图。参考图1，在半导体衬底10上的P-型外延层11中形成N-型埋层 (NBL) 13。外延层11可包含外延生长硅和/或硅-锗或基本上由其组成。 在半导体衬底10中形成器件隔离层17以将半导体衬底10分为各区域。器件隔离层17可包含通过硅的局部氧化(LOCOS)或浅沟槽隔离(STI)形 成的场氧化物层。水平互补金属氧化物半导体(CMOS)晶体管可以形 成在由器件隔离层17所隔离的其他区域中。在P-外延层11中的NBL 13上形成深N阱14,并且在p-外延层11 中的深N阱14中或上面形成浅P阱16。在半导体衬底IO中形成沟槽，用于在半导体衬底IO中形成一个或 多个栅极30和漏极40。在图1中显示的示例性实施方案中，在两个栅 极30之间形成单一漏极40。然而，栅极结构30也可以围绕漏极40形 成单一环(unitary ring )，如图10中的示例性布局视图所示。在栅极绝缘层18上形成栅电极20。在沟槽中形成氧化物层以形成 栅极绝缘层18和漏极绝缘层19，通过化学气相沉积(CVD)在沟槽中沉 积导体比如未掺杂的多晶硅。导体可包含其他材料，例如鴒、硅化鵠、 铝、铜等，其可在导体与氧化物18和/或绝缘体19之间具有一个或多 个粘合性层和/或阻挡衬垫层(例如，Ti、 TiN、 Ta、 TaN、诸如Ti上 TiN或Ta上TaN的双层等)。然后，在形成栅电极20时，将N型掺杂 剂离子(例如P、 As或Sb)注入未掺杂的多晶硅中，热处理所述多晶硅 (例如通过退火)以形成栅电极20。如下所述形成漏极40。在沟槽中形成氧化物层作为漏极绝缘层19 (通常与栅极氧化物层18同时形成)，并顺序地形成未掺杂的多晶硅层 21和二氧化硅22。类似栅电极20的情况，通过CVD在沟槽中沉积未 掺杂的多晶硅或其他的导体(任选地与栅极20同时进行)以形成漏极 塞23。漏极塞23包含多晶硅时，N型掺杂剂离子注入(未掺杂的)多 晶硅(任选地与栅极20同时进行，当多晶硅在沟槽中的时候)。其后， 热处理多晶硅(例如，通过退火，任选地与多晶硅栅极20同时进行) 以形成漏极多晶硅层23。在半导体衬底10的表面(例如浅P-阱16的暴露的或最上面的表面) 中形成p+掺杂的体区25和N+掺杂的源极区24。在形成漏极塞23之前，在N-阱14中形成深N区15，以便于电子 从源极区24运动到漏极塞23。在示例性半导体器件中，在中心部分中形成漏极40，在漏极40的 侧面形成栅极30。因为在半导体器件中仅形成一个漏极40，所以可以 减小半导体器件的尺寸。因为电子在示例性半导体器件中垂直地移动，所以通过调节垂直的 掺杂分布，可以垂直地形成低浓度漏极区以增加耐压，而不增加半导体 器件的尺寸。因此，使用小面积可能实现高的耐压和大电流操作。图2 ~ 9是解释根据本专利技术实施方案的制造半导体器件的方法的视图。参考图2，通过注入N型掺杂剂离子到半导体衬底10的P-外延层 11中形成NBL 13。然后，通过注入N型掺杂剂离子到p-外延层11中 在NBL 13上形成深N阱14，通过注入p型掺杂剂离子(例如B )到p-外延层ll中，在深N阱14中形成浅p阱16。在一个实施方案中，各 每个相继在后面的注入的掺杂剂的剂量或浓度比之前注入的大。例如， 深N阱14可具有比NBL 13更大的剂量或浓度，浅p阱16可具有比深 N阱14更大的剂量或浓度。然后，在半导体衬底10上形成器件隔离层17，以隔离示例性半导 体器件(例如垂直MOS晶体管)与其中形成水平CMOS晶体管的半导 体衬底10的区域。参考图3,选择性地(例如通过光刻掩蔽和后续蚀刻)除去半导体 衬底10的一部分以形成沟槽(边侧和中央的沟槽31和41)。边侧沟槽 31用于形成栅极，中央沟槽41用于形成漏极。中央沟槽41的宽度可以 为例如边侧沟槽31宽度的3到5倍。参考图4，在沟槽31和41中形成氧化物层以形成栅极绝缘层18和 漏极绝缘层19。氧化物层可以为热氧化物层(例如，通过湿或干热氧化 生长的)或CVD氧化物(例如，通过化学气相沉积从硅和氧的前体比 如硅烷气体或原硅酸四乙酯，和氧和/或臭氧分别地沉积)。参考图5，通过CVD在半导体衬底10的整个表面上形成(例如通 过共形沉积)未掺杂的多晶硅(或其他导体，比如钨、铝、氮化钛等)， 然后通过各向异性刻蚀(例如反应性离子刻蚀)选择性地除去导体。结7果，残留的导体(例如未掺杂的多晶硅)填充本文档来自技高网...

【技术保护点】
一种半导体器件，包括：在半导体衬底中的第一导电阱区；所述第一导电阱区上的第二导电阱区；在第一沟槽中的栅极绝缘层上的所述第一沟槽中的栅电极，所述第一沟槽在所述第二导电区域和至少部分所述第一导电阱区中；包括导电屏 蔽层、漏极绝缘层、和漏极塞的漏极，所述漏极绝缘层在所述第二导电区域和至少部分所述第一导电阱区中的第二沟槽中，所述导电屏蔽层包围所述漏极塞，所述漏极塞与所述第二导电阱区接触；和在所述栅电极的侧面的第一导电源极区。

【技术特征摘要】
KR 2006-12-27 10-2006-01357021.一种半导体器件，包括在半导体衬底中的第一导电阱区；所述第一导电阱区上的第二导电阱区；在第一沟槽中的栅极绝缘层上的所述第一沟槽中的栅电极，所述第一沟槽在所述第二导电区域和至少部分所述第一导电阱区中；包括导电屏蔽层、漏极绝缘层、和漏极塞的漏极，所述漏极绝缘层在所述第二导电区域和至少部分所述第一导电阱区中的第二沟槽中，所述导电屏蔽层包围所述漏极塞，所述漏极塞与所述第二导电阱区接触；和在所述栅电极的侧面的第一导电源极区。2. 权利要求l的半导体器件，其中所述漏极还包括在所述漏极塞和所 述导电屏蔽层之间的氧化硅层。3. 权利要求l的半导体器件，还包括在所述漏极塞和所述第一导电阱 区之间的第一导电高浓度杂质区域。4. 权利要求l的半导体器件，其中所述漏极绝缘层在所述导电屏蔽层 的侧面和底部上。5. 权利要求l的半导体器件，其中所述漏极绝缘层包括氧化物层。6. 权利要求l的半导体器件，还包括在所述第一导电阱区下的第一导 电埋层。7. 权利要求l的半导体器件，其中所述第一导电源极区在所述栅电极 的相对侧。8. 权利要求l的半导体器件，还包括在所述第一导电源极区侧面的第 二导电的体区。9. 一种制造半导体器件的方法，所述方法包括在半导体衬底中形成第一和第二导电阱区，所述第二导电阱区...

【专利技术属性】
技术研发人员：张炳琸，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]