多比特可编程非易失性存储器单元、阵列及其制造方法技术

本发明专利技术公开了一次性多比特可编程非易失性存储器单元、阵列及其制造方法，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；存储器单元包括晶体管和电容器；其中，所述晶体管的栅极与电容器串联连接至字线上；所述存储单元中的晶体管的漏极与位线连接；所述存储单元中的晶体管的源极与源线连接；所述电容器由金属层、接触孔、阻挡层、处于有源区的多晶硅依次连接形成；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值，用于表征存储单元的多种存储状态。通过本发明专利技术大大提高了单个存储器单元存储数据的能力和存储器的存储稳定性、进一步缩小了存储器的面积，从而更有利于大规模集成电路的应用。

【技术实现步骤摘要】

本专利技术主要涉及半导体存储器件，尤其涉及一种一次性多比特可编程非易 失性存储器单元、阵列及其制造方法。
技术介绍
随着集成电路技术的不断发展，对集成电路芯片制造技术的要求也越来越 高，尤其是对半导体存储器件的制造技术，开发商和制造厂商都不断投入大量 经费和研发人员用以提高甚至改变现有的半导体存储器制造技术。半导体存储 器包括多种类型，其中，使用较为广泛的当属非易失性半导体存储器。目前， 非易失性存储器包括只读非易失性存储器、可编程只读非易失性存储器、可编 程可擦除只读非易失性存储器等。现有可编程非易失性存储器常常采用熔丝或反熔丝制造技术，这种熔丝或 反熔丝制造技术除了需要釆用传统的逻辑工艺外，还需要采用特殊工艺和特殊 材料。因此，采用基于熔丝或反熔丝制造技术的可编程非易失性存储器，不但 增加了芯片制造的成本，而且由于制造过程中采用了特殊工艺和特殊材料，因 此，还大大降低逻辑器件的可靠性。另夕卜，现有的基于逻辑工艺制造的可编程非易失性存储单元需要两个以上的金属氧化物半导体(MOS, Metal Oxide Semiconductor)晶体管组成，所占 用的面积比4交大。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种一次性多比特可编程非易失性存储 器单元、阵列及其制造方法。通过该一次性多比特可编程非易失性存储器单元、 阵列及其制造方法，达到大大提高单个存储单元存储数据的能力和存储器的存 储稳定性、进一步缩小存储单元面积和提高芯片集成度、更有利于大规模集成电路应用的目的。本专利技术提供了一种一次性多比特可编程非易失性存储器单元，包括晶体 管，所述晶体管包括栅极、源极和漏极，所述存储器单元还包括与所述晶体管的4册极串联连接的电容器；所述电容器由金属层、接触孔、阻挡层和处于有源区的多晶硅依次连接形成；其中，所述阻挡层为该电容器的介质层；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。 该可编程非易失性存储单元所述预定电压为定值电压、变值电压或脉冲电压。作用时间。该可编程非易失性存储单元中， 所述阻挡层为金属硅化物阻挡层； 所述金属层为第一金属层。本专利技术还提供了一种一次性多比特可编程非易失性存储器单元的制造方 法，包括提供金属层、接触孔、阻挡层、处于有源区的多晶硅； 处于有源区的多晶硅和源极、漏极形成包括栅极的晶体管； 依次连接将金属层、接触孔、阻挡层、处于有源区的多晶硅形成电容器， 将阻挡层作为该电容器的介质层；将所述晶体管的栅极与所述电容器串联连接；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。 该方法所述预定电压为定值电压、变值电压或脉冲电压。本专利技术还提供了 一种一次性多比特可编程非易失性存储器阵列，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；存储器单 元包括晶体管和电容器；其中，所述晶体管包括栅极、源极和漏极；所述存储单元中的晶体管的栅极与电容器串联连接至字线上；所述存储单元中的晶体管的漏极与位线连接；所述存储单元中的晶体管的源极与源线连接；所述电容器由金属层、接触孔、阻挡层、处于有源区的多晶硅依次连接形成；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。， 该可编程非易失性存储器阵列所述预定电压为定值电压、变值电压或脉冲 电压。的作用时间。本专利技术还提供了 一种一次性多比特可编程非易失性存储器阵列的制造方 法，包括提供金属层、接触孔、阻挡层、多根处于有源区的多晶硅和多个源极区、 漏极区；其中，多根处于有源区的多晶硅与多个源极区、漏极区形成多个包括 栅极、漏极和源极的晶体管；金属层中的多根金属线形成多条字线；多个晶体管的源极形成多条源线；多个晶体管的漏极形成多条位线；依次连接金属层、接触孔、阻挡层、处于有源区的多晶硅形成电容器，其 中，阻挡层作为该电容器的介质层；将多个所述晶体管的栅极与所述电容器对应串联连接形成存储单元排布 在与存储单元对应的字线、位线和源线之间；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。该方法所述预定电压为定值电压、变值电压或脉沖电压。 该方法所述预定作用时间为恒定时长或不同时长的作用时间。 本专利技术所述的一次性多比特可编程非易失性存储器单元、阵列及其制造方 法，通过金属层、接触孔、金属硅化物阻挡层和处于有源区的多晶硅形成金属 层-金属硅化物阻挡层-多晶硅结构的电容器，利用该电容器在不同作用电压 以及不同作用时间下产生的多种不同电阻值，对多比特数据进行存储，并将该 电容器与晶体管的栅极串联连接形成可编程非易失性存储单元及存储器阵列， 该存储单元只占单个晶体管的面积，从而实现了一种单个存储单元存储数据的 能力、存储器的存储稳定性、芯片集成度均有所提高、存储单元面积进一步缩 小、更有利于大规模集成电路应用的可编程非易失性存储器。另外，本专利技术所 述的一次性多比特可编程非易失性存储器与现有技术中的可编程存储器相比，行数据存储，这种存储方式下的数据在读取过程中将不会受电荷泄露的影响，稳定性。附图说明图1为本专利技术实施例中一次性多比特可编程非易失性存储单元结构的典型示意图；图2为本专利技术实施例中一次性多比特可编程非易失性存储单元结构的俯 视图；图3为本专利技术实施例中一次性多比特可编程非易失性存储器阵列的第一 局部电路原理图；图4为本专利技术实施例中一次性多比特可编程非易失性存储器阵列的第一 局部典型示意图；图5为本专利技术实施例中一次性多比特可编程非易失性存储器阵列的第一 局部的俯视图；图6为本专利技术实施例中一次性多比特可编程非易失性存储器阵列的第二 局部电^^原理图；图7为本专利技术实施例中一次性多比特可编程非易失性存储器阵列的第二局部典型示意图；图8为本专利技术实施例中一次性多比特可编程非易失性存储器阵列的第二 局部的俯视图。图9为本专利技术实施例中一次性多比特可编程非易失性存储单元中电容器 的电阻值与作用电压、作用时间之间的关系曲线图。具体实施方式下面结合附图来详细说明本专利技术的具体实施例。在半导体逻辑制造工艺中，为了提高集成电路的性能，需要利用难熔金属 硅化物(Salicide)来降低有源区、多晶硅的寄生电阻，其制作方法为在完 成栅刻蚀及源漏区注入后，在硅表面淀积一层金属，并使之与硅反应，形成金 属硅化物；反应完成后去除剩余的金属。由于金属不与绝缘层反应，因此不会 影响绝缘层的性能。在自对准难熔金属硅化物制造工艺中，大规模集成电路的绝大部分有源区 和多晶硅都被低电阻的金属硅化物覆盖。但是有些区域，如高阻多晶硅和易击 穿的有源区，需要较大的寄生电阻，它们在金属硅化物工艺中需要一层阻挡层 来保护，该阻挡层被业界称为金属硅化物阻挡层(SAB, Salicide Block )。在逻辑工艺标准中，不会对覆盖金属硅化物阻挡层的区域进行接触孔刻 蚀，因为金属硅化物阻挡层会阻挡接触孔的刻蚀，使金属层与多晶硅不能接触。 然而，本专利技术却打破这种传统观念，通过在覆盖金属硅化物阻挡层的多晶硅本文档来自技高网...

【技术保护点】
一种一次性多比特可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，其特征在于，所述存储器单元还包括与所述晶体管的栅极串联连接的电容器；所述电容器由金属层、接触孔、阻挡层和处于有源区的多晶硅依次连接形成；其 中，所述阻挡层为该电容器的介质层；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。

【技术特征摘要】
1.一种一次性多比特可编程非易失性存储器单元，包括晶体管，所述晶体管包括栅极、源极和漏极，其特征在于，所述存储器单元还包括与所述晶体管的栅极串联连接的电容器；所述电容器由金属层、接触孔、阻挡层和处于有源区的多晶硅依次连接形成；其中，所述阻挡层为该电容器的介质层；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。2. 根据权利要求1所述的可编程非易失性存储单元，其特征在于， 所述预定电压为定值电压、变值电压或脉沖电压。3. 根据权利要求1所述的可编程非易失性存储单元，其特征在于，4. 根据权利要求1所述的可编程非易失性存储单元，其特征在于， 所述阻挡层为金属硅化物阻挡层； 所述金属层为第一金属层。5. —种一次性多比特可编程非易失性存储器单元的制造方法，其特征在于，提供金属层、接触孔、阻挡层、处于有源区的多晶硅； 处于有源区的多晶硅和源极、漏极形成包括栅极的晶体管； 其特征在于，依次连接将金属层、接触孔、阻挡层、处于有源区的多晶硅形成电容器， 将阻挡层作为该电容器的介质层；将所述晶体管的栅极与所述电容器串联连接；所述电容器在不同预定电压作用下，经过不同预定作用时间后，产生多种 预定电阻值；所述多种预定电阻值用于表征存储单元的多种存储状态。6. 根据权利要求5所述的制造方法，其特征在于，所述预定电压为定值电压、变值电压或脉冲电压。7. 根据权利要求5所述的制造方法，其特征在于，8. —种一次性多比特可编程非易失性存储器阵列，其特征在于，包括字线、位线、源线以及位于字线、位线和源线之间的多个存储器单元；存储器单 元包括晶体管和电容器；其中，所述晶体管...

【专利技术属性】
技术研发人员：朱一明，胡洪，
申请(专利权)人：北京芯技佳易微电子科技有限公司，
类型：发明
国别省市：11[中国|北京]