本发明专利技术涉及一种用于在半导体电子器件中实现纳米电路结构和标准电子部件之间的电连接的方法，其包括步骤：ａ）提供包括基本上彼此平行并沿着预定方向ｘ延伸的导电纳米线（２）的系列（阵列）（３）的纳米电路结构；ｂ）在纳米线（２）的系列（３）上面实现绝缘层（６）；ｃ）在绝缘层（６）上形成纳米线宽度ｂ的窗口（７）的开口，纳米线宽度ｂ的该窗口（７）沿着相对于纳米线（２）的延伸方向ｘ成角度α的倾斜方向延伸以便基本上横跨纳米线（２）的整个系列（３），暴露出纳米线（２）的露出部分（１０）的系列（１１），一个对应于每个纳米线；ｄ）在绝缘层（６）上实现沿着基本上垂直于方向ｘ的方向ｙ延伸并朝着标准电子部件指引的多个导电管芯（４），所述每个管芯（４）对应于所述窗口（７）重叠到纳米线（２）的各个露出部分（１０）上，获得实现所述电连接的多个触点（５）。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术通常涉及电子电路领域，更具体而言涉及包括纳米尺寸的部 件的电子电路领域。在这种领域中，可以用和一个或者多个纳米区域相互作用的一个或 者多个微米区域示意性地表示集成在半导体器件中的电子电路。微米区域包括所谓的标准电子部件，或者由其来限定，例如电容器二极管、MOSFET晶体管、地址器件、逻辑和存储器件、微米接触器或 者它们中的一部分。这些标准电子部件的尺寸通常是微米或者亚微米，这取决于在其实 际应用的照相平版印刷源的波长，通常不低于90nm。纳米区域反过来包括例如用SnPT技术(多间隔物构图技术)借助于 电子平版印刷术(e束平版印刷术)或者借助于压印平版印刷术(在所有 可能的形式中软平版印刷术、纳米压印平版印刷术步进和闪射压印平 版印刷术e超晶格纳米线图案)获得的纳米尺寸的电路结构，或者由其 来限定。此外，纳米区域可能包括容纳在这种纳米电路结构中的、通过化学 分析实现的分子器件，也就是能够实现机械、电子或者光学特性的具体 功能的分子。更特别地，本专利技术涉及在上述类型的电路中，实现限定纳米区域的 上述电路结构的纳米尺寸的元件(纳米线)和微米区域的标准电子部件 之间的多个电触点的方法。
技术介绍
在电子领域已知的是，强烈感觉到有实现电路结构的尺寸越来越多 的减小的必要性。实际上，持续不断改进技术的出现已经允许电路结构的小型化，由 此允许了半导体电子器件中其密度的变大。例如，借助于非光刻技术可以实现具有几十纳米等级(大约30nm) 的间距的纳米线的阵列，或者具有大约10cm^的交叉点的密度的纳米线的静止交叉式结构。N. A. Melosh， A. Boukai， F. Diana， B. Gerardot， A. Badolato，和J. R. Heath的出版物中 Ultra High Density Nanowire Lattices and Circuits 中，M. D. Austin, W. Zhang， H. Ge， D. Wasserman， S. A. Lyon和S. Y. Chou在出版物Science 300， 112 ( 2003 )中的6腿half-pitch lines and 0.04拜2 static random access memory patterns by nanoimprint lithography,在P丄Kuekes等人的专利US6128214中Nanotechnology， 16( 2005 )第1058 — 1061页，以及GF. Gerofolini, G. Arena, CM Camalleri， C. Galati， S. Reina， L. Renna e D. Mascolo在出版物Nanoteclmology 16 (2005 ) 1040-1047中的A hybrid approach to nanoelectronics报导了这 些实施例的一些例子。然而，尽管目前获得具有上述尺寸的纳米结构的能力是广泛的，但 是直到现在为止，实现包括这种结构的半导体器件主要处于实验方面。实际上没有在工业制造这种电子器件主要是因为和纳米技术有关的 标准电子部件的困难，也就是在电子器件的纳米区域和微米区域之间实 现连接接口的困难。尽管已经研制了实现上述连接的一些方法，例如，在Kuekes等人的 美国专利US6256767中或者仍然在A. DeHon， P. Lincoln和J. E. Savagein 在出版物IEEE Trans. On Nanotec.2 (3)， 165174, (9月，2003)中的 Stochastic assembly of sub-lithographic nanoscale interfaces净艮导的，这 些方法是不可靠的并且在工业上是无益的。因此将希望具有一种可供使用的方法，用来实现微米区域的标准电 子部件和纳米区域的纳米电子部件之间的电连接，其特别简单、可靠并 和目前在实现尺寸越来越减小的电路结构中使用的技术相一致。这种方法将允许在半导体衬底中大规模高密度集成电路的工业化。
技术实现思路
本专利技术要解决的技术问题是提供一种在上述所考虑类型的集成电子 器件中实现的方法，在纳米电路结构和标准电子部件之间实现电连接， 其克服了上述的缺陷并且它们实现了根据现有技术的方法。根据本专利技术，通过在这里附属的权利要求1中限定的方法解决了类 似的方法。在权利要求2-11中限定了根据本专利技术的方法的优选实施例。参考附图，借助于示意性的和非限定性例子，通过下面对一些实施 例的描述，根据本专利技术的方法的特征和优点将是显而易见的。 附图说明图1示意性地示出了半导体电子器件的平面和部分截面图，其包括 用根据本专利技术的方法实现的纳米电路结构和标准电子部件之间的电连接；图2到9示出了在根据本专利技术的方法的一些步骤中半导体电子器件 的一部分，具有相关的放大细节，用于实现图l的电连接。图IO示意性地示出了半导体电子器件的另一个实施例的一部分，其 包括用根据本专利技术的实现的纳米电路结构和标准电子部件之间的电连接。具体实施方式标准电子部件之间电连接的方法的完整流程，下文中描述的仅仅是用于 理解本专利技术的本领域的通常技术所必需的那些步骤。而且，很值得注意的是，附图表示在根据本专利技术的方法步骤的一些 步骤中集成在半导体器件中的电子电路的一部分的示意图，它们不是按 照比例画出的，相反，其以强调本专利技术的特征的方式画出。借助于半导体电子器件制造中应用的几种技术，尤其是所有的光刻 方法(光学平版印刷术、UV、 EUV、电子的、离子的、压印的)以及多 间隔物构图技术(SnPT)。为了更清楚，尽管已知的是，通过SnpT的特殊方案是有利的，但是 可以实现具有极其精确的纳米电路结构，并在下文中简要概括其控制。尤其是，可以实现在半导体器件中包括高密度纳米线阵列的电路结构。SnPT (间隔构图技术SPT的重复)是允许将沉积在衬底上的预定材 料的薄层的厚度(垂直尺寸)转化成相同材料的间隔物的宽度或者更普 通的纳米线的宽度(水平尺寸)。这种技术以更精确的方式实现了控制的可能性，并实现了大量材料 必须均 一 地适应于它们下面的结构形状的能力。通过最初借助于至少设置在垂直延伸在側壁上的籽晶，在其上沉积进一步通过对沉积层的各向异性刻蚀，获得和上述侧壁相邻的包括 依次垂直延伸壁的纳米线，可以应用这些纳米线以获得另外的纳米线。最后，选择性地去除不同的材料的能力，随后进一步控制沉积和各 向异性刻蚀，允许获得多种复杂的结构。实际上，可以实现电路结构，其中只有一个尺寸依赖于光刻法，然 而，通过将沉积层的厚度控制在甚至几纳米之内，获得剩余的两个尺寸 (纳米线的宽度和高度)。已知的是，沉积层表示借助于对材料的实际控制沉积，例如用CVD 氧化(控制气相沉积)，以及借助于从底层的材料生长，例如借助于热 氧化获得的层。现在，参考图l,示出实现有集成电路的半导体器件的衬底A。特别地，在衬底A上，存在纳米电路结构1,其包括多个彼此平行 的，沿着预定方向x延伸并根据安排好的结构布置的导体纳米线2，表示 为纳米线2的阵列或者系列3。借助于上述的SPT技术有利地实现的纳米线2具有在5nm和60nm 之间的宽度ly,优选在5nm和30n本文档来自技高网...
【技术保护点】
一种用于在半导体电子器件中实现在纳米电路结构和标准电子部件之间的电连接的方法，该方法包括步骤：ａ）提供包括基本上彼此平行并沿着预定方向ｘ延伸的导电纳米线（２）的系列（阵列）（３）的纳米电路结构；ｂ）在上述纳米线（２）的系列（３）的上面实现绝缘层（６）；ｃ）在所述绝缘层（６）上形成纳米线宽度ｂ的窗口（７）的开口，纳米线宽度ｂ的该窗口（７）沿着相对于纳米线（２）的延伸方向ｘ成角度α的倾斜方向延伸以便基本上横跨纳米线（２）的整个系列（３），暴露出所述纳米线（２）的露出部分（１０）的系列（１１），一个对应于每个纳米线；ｄ）在上述绝缘层（６）上实现沿着基本上垂直于所述方向ｘ的方向ｙ延伸并朝着所述标准电子部件指引的多个导电管芯（４），所述每个管芯（４）对应于所述窗口（７）重叠到纳米线（２）的各个露出部分（１０）上，获得实现所述电连接的多个触点（５）。
【技术特征摘要】
【国外来华专利技术】EP 2005-7-8 05425488.31.一种用于在半导体电子器件中实现在纳米电路结构和标准电子部件之间的电连接的方法，该方法包括步骤a)提供包括基本上彼此平行并沿着预定方向x延伸的导电纳米线(2)的系列(阵列)(3)的纳米电路结构；b)在上述纳米线(2)的系列(3)的上面实现绝缘层(6)；c)在所述绝缘层(6)上形成纳米线宽度b的窗口(7)的开口，纳米线宽度b的该窗口(7)沿着相对于纳米线(2)的延伸方向x成角度α的倾斜方向延伸以便基本上横跨纳米线(2)的整个系列(3)，暴露出所述纳米线(2)的露出部分(10)的系列(11)，一个对应于每个纳米线；d)在上述绝缘层(6)上实现沿着基本上垂直于所述方向x的方向y延伸并朝着所述标准电子部件指引的多个导电管芯(4)，所述每个管芯(4)对应于所述窗口(7)重叠到纳米线(2)的各个露出部分(10)上，获得实现所述电连接的多个触点(5)。2. 根据权利要求l的方法，其中通过下述步骤实现所述绝缘层(6) 上的所述窗口 (7)的开口在所述绝缘层(6)上实现覆盖层(8);在覆盖层(8 )上限定具有上述倾斜角a和上述纳米线宽度b的带(9); 去除对应于所述带(9)的覆盖层(8),获得绝缘层(6)的相应露 出部分(6a);利用获得的所述窗口 (7)去除掉绝缘层(6)的所述露出部分(6a)...
【专利技术属性】
技术研发人员：D马斯科洛，G塞罗福利尼，
申请(专利权)人：意法半导体股份有限公司，
类型：发明
国别省市：IT[意大利]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。