具有开关电路的半导体器件制造技术

本发明专利技术提供一种半导体器件，其包括半导体芯片；形成在该半导体芯片的主表面上并且包括第一电源接合焊盘、第二电源接合焊盘和多个信号接合焊盘的多个接合焊盘；设置为围绕该半导体芯片并且包括第一电源引线和多个信号引线的多个引线；包括用于把第一电源接合焊盘与第一电源引线相连接的第一接合线、用于把第一接合焊盘与第二接合焊盘相连接的第二接合线、以及用于把多个信号接合焊盘与多个信号引线相连接的第三接合线的多个接合线；以及密封该半导体芯片、多个接合线和该多个引线中的一些引线的密封体。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件，特别涉及有效应用于使用接合线连 接设置在该半导体芯片周围的半导体芯片的接合焊盘以及连接部分 的半导体器件的技术。
技术介绍
参照半导体器件，具有根据安装在半导体芯片上的集成电路的功 能和种类的不同具有各种封装结构的半导体芯片已经商品化。作为这 些半导体器件中的一种，已知有被称为qfp (四列扁平封装)类型的 半导体器件。该qfp类型的半导体器件主要包括具有其上设置多个 接合焊盘和多个緩冲单元的主表面的半导体芯片、设置在该半导体芯 片周围的多个引线、分别电连接该半导体芯片的多个接合线和多个引 线的多个接合线、用于支承该半导体芯片的支承体(突起、芯片安装 片)、与该支承体集成地形成的悬置引线、以及密封该半导体芯片的 密封体、多个接合线、以及多个引线的内部引线部分。该多个接合焊盘包括多个信号接合焊盘和多个电源接合焊盘，并 且沿着该半导体芯片的各个侧边排列。该多个緩冲单元包括多个输入 -输出单元(i/o单元)以及多个电源单元，其中该多个输入-输出单元被分别设置为对应于该多个信号接合焊盘，并且该多个电源单元 被设置为分别对应于该多个电源接合焊盘。该多个引线包括多个信号 引线以及多个电源引线，其中该多个信号引线被设置为分别对应于该 多个信号接合焊盘，并且该多个电源引线被设置为分别对应于该多个 电源接合焊盘。在此，用于分别把该半导体芯片的多个接合焊盘与围绕该半导体芯片的多个引线电连接的技术例如在日本未审查专利申请公告No. Hei 6(1994) - 283604中描述。 [专利参考文献l日本未审查专利申请公告No. 6(1994) - 283604
技术实现思路
现在，随着对安装在半导体芯片上的集成电路的更高封装和多功 能的要求，该半导体芯片的接合焊盘的数目不断增加。因此，随着接 合焊盘的增加，引线的数目增加，该半导体器件的型面尺寸增加。相 应地，人们通过使得该引线的尺寸小型化缩小引线的排列间距而使得 该半导体器件小型化。对于最近的QFP型半导体器件，该排列间距 被缩小到0.3[mm至0.4[mm的量级。但是，需要给定的接合区域来 保证在通过焊接把该半导体器件安装在印刷电路板时的可靠性，以及 需要一定的机械强度来抑制该引线的弯曲。相应地，通过使得该引线 尺寸小型化而进一步使得该半导体器件小型化被认为是困难的。考虑到上文所述，本专利技术的专利技术人把注意力集中在这样的事实， 多个电源接合焊盘和多个电源引线被提供用于一个操作电压(例如， Vcc=3.3[Vj)，以保证安装在半导体芯片上的集成电路稳定工作，并 且作出本专利技术。本专利技术的目的是提供一种技术，其可以使得半导体器件小型化。 为了实现上述目的，本专利技术提供一种半导体器件，其特征在于， 包括半导体芯片，具有主面；内部电路，形成在所述半导体芯片的 主面上，该内部电路包括多个存储器、能够改变该多个存储器的容量的第1开关电路和向该多个存储器提供给定输出信号的第2开关电 路；接口电路，形成在所述半导体芯片的主面上，该接口电路包括被 配置在所述内部电路周围的多个I/0单元；多个接合焊盘，形成在所 述半导体芯片的主面上，该多个接合焊盘配置在所述多个I/O单元与 所述半导体芯片的边缘之间，并且包括第1电源用接合焊盘、第2电 源用接合焊盘和多个信号用接合焊盘；多个第l切换接合焊盘，形成 在所述第l开关电路上，该多个第l切换接合焊盘响应所述第l开关 电路的输入信号而被提供输出信号；第2切换接合焊盘，形成在所述 第2开关电路上，该第2切换接合焊盘输入从所述第1开关电路提供 的输出信号；电源配线，形成在半导体芯片的主面上，该电源配线与 所述第l和第2电源用接合焊盘共同连接，并且向所述多个I/0单元 提供操作电位；多条引线，配置在所述半导体芯片的周围，该多条引 线包括电源用引线和多条信号用引线；多条接合线，包括电气地连 接所述第1电源用接合焊盘与所述电源用引线的第l接合线；电气地 连接所述第1电源用接合焊盘与所述第2电源用接合焊盘的第2接合 线；分别电气地连接所述多个信号用接合焊盘与所述多条信号用引线 的第3接合线；和电气地连接所述多个第l切换接合焊盘的一部分与 所述第2切换接合焊盘的切换接合线；以及密封体，密封所述半导体 芯片、所述多条接合线以及所述多条引线的一部分。本专利技术还提供一种半导体器件，其特征在于，包括半导体芯片， 具有主面；内部电路，形成在所述半导体芯片的主面上，该内部电路 包括第l开关电路和第2开关电路；接口电路，形成在所述半导体芯 片的主面上，该接口电路包括被配置在所述内部电路周围的多个I/O 单元；多个接合焊盘，形成在所述半导体芯片的主面上，该多个接合 焊盘配置在所述多个I/0单元与所述半导体芯片的边缘之间；第l切 换接合焊盘，形成在所述第l开关电路上；第2切换接合坪盘，形成 在所述第2开关电路上；多条引线，配置在所述半导体芯片的周围； 多条接合线，分别电气地连接所述多个接合焊盘与所述多条引线；切 换接合线，电气地连接所述第1切换接合焊盘与所述第2切换接合焊盘；以及密封体，密封所述半导体芯片、所述多条接合线、所述切换 接合线以及所述多条引线的一部分。通过该说明书的描述和附图，本专利技术的上述和其他目的以及新特 征将变得更加清楚。下面简要说明在该说明书中公开的代表专利技术的概况。也就是说，设置在该半导体芯片的主表面上具有相同功能的接合 焊盘被使用接合线相互电连接。例如，该半导体器件具有如下结构。该半导体器件包括半导体芯片；形成在该半导体芯片的主表面上 并且包括第 一电源接合焊盘、第二电源接合焊盘和多个信号接合焊盘 的多个接合焊盘；设置为围绕该半导体芯片并且包括第一电源引线和 多个信号引线的多个引线；包括用于把第一电源接合焊盘与第一电源 引线相连接的第一接合线、用于把第一接合焊盘与第二接合焊盘相连 接的第二接合线、以及用于把多个信号接合焊盘与多个信号引线相连 接的第三接合线的多个接合线；以及密封该半导体芯片、多个接合线 和该多个引线中的一些引线的密封体。根据上述装置，可以减小通过接合线电连接到第二电源引线的电 源引线的数目，因此可以使得半导体器件小型化。附图说明图l(a)和图l(b)为示出根据本专利技术一个实施例1的半导体器件的 内部结构的示意图，其中图l(a)为示意平面视图，以及图l(b)为示意 截面视图；图2(a)和图2(b)为示出根据本专利技术的实施例1的半导体器件的内 部结构的示意图，其中图2(a)为沿着该信号引线的示意截面视图，以 及图2(b)为沿着该电源引线的示意截面视图；图3为示出放大图l(a)的一部分的示意平面视图；图4为示出放大图3的一部分的示意平面视图；图5为示出放大图3的一部分的示意平面视图；图6为示出在图5中的接合线的连接状态的示意截面视图；图7为在图l(a)中所示的半导体芯片的平面布局视图；图8为示出放大图7的一部分的平面布局视图；图9为示出放大图7的一部分的平面布局视图；图10为示出放大图7的一部分的平面布局视图；图11为示出在图7中所示的半导体芯片的内部结构的示意截面视图；图12(a)和图12(b)为示出根据本专利技术的实施例1的变型的半导体 器件的内部结构的示意图，其中图12(a)为沿着该信号引线的示意截 面视图，以及图12(b)为沿本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于，包括：半导体芯片，具有主面；内部电路，形成在所述半导体芯片的主面上，该内部电路包括多个存储器、能够改变该多个存储器的容量的第１开关电路和向该多个存储器提供给定输出信号的第２开关电路；接口电路，形成在所述半导体芯片的主面上，该接口电路包括被配置在所述内部电路周围的多个Ｉ／Ｏ单元；多个接合焊盘，形成在所述半导体芯片的主面上，该多个接合焊盘配置在所述多个Ｉ／Ｏ单元与所述半导体芯片的边缘之间，并且包括第１电源用接合焊盘、第２电源用接合焊盘和多个信号用接合焊盘；多个第１切换接合焊盘，形成在所述第１开关电路上，该多个第１切换接合焊盘响应所述第１开关电路的输入信号而被提供输出信号；第２切换接合焊盘，形成在所述第２开关电路上，该第２切换接合焊盘输入从所述第１开关电路提供的输出信号；电源配线，形成在半导体芯片的主面上，该电源配线与所述第１和第２电源用接合焊盘共同连接，并且向所述多个Ｉ／Ｏ单元提供操作电位；多条引线，配置在所述半导体芯片的周围，该多条引线包括电源用引线和多条信号用引线；多条接合线，包括：电气地连接所述第１电源用接合焊盘与所述电源用引线的第１接合线；电气地连接所述第１电源用接合焊盘与所述第２电源用接合焊盘的第２接合线；分别电气地连接所述多个信号用接合焊盘与所述多条信号用引线的第３接合线；和电气地连接所述多个第１切换接合焊盘的一部分与所述第２切换接合焊盘的切换接合线；以及密封体，密封所述半导体芯片、所述多条接合线以及所述多条引线的一部分。...

【技术特征摘要】
JP 2003-6-6 162139/20031.一种半导体器件，其特征在于，包括半导体芯片，具有主面；内部电路，形成在所述半导体芯片的主面上，该内部电路包括多个存储器、能够改变该多个存储器的容量的第1开关电路和向该多个存储器提供给定输出信号的第2开关电路；接口电路，形成在所述半导体芯片的主面上，该接口电路包括被配置在所述内部电路周围的多个I/O单元；多个接合焊盘，形成在所述半导体芯片的主面上，该多个接合焊盘配置在所述多个I/O单元与所述半导体芯片的边缘之间，并且包括第1电源用接合焊盘、第2电源用接合焊盘和多个信号用接合焊盘；多个第1切换接合焊盘，形成在所述第1开关电路上，该多个第1切换接合焊盘响应所述第1开关电路的输入信号而被提供输出信号；第2切换接合焊盘，形成在所述第2开关电路上，该第2切换接合焊盘输入从所述第1开关电路提供的输出信号；电源配线，形成在半导体芯片的主面上，该电源配线与所述第1和第2电源用接合焊盘共同连接，并且向所述多个I/O单元提供操作电位；多条引线，配置在所述半导体芯片的周围，该多条引线包括电源用引线和多条信号用引线；多条接合线，包括电气地连接所述第1电源用接合焊盘与所述电源用引线的第1接合线；电气地连接所述第1电源用接合焊盘与所述第2电源用接合焊盘的第2接合线；分别电气地连接所述多个信号用接合焊盘与所述多条信号用引线的第3接合线；和电气地连接所述多个第1切换接合焊盘的一部分与所述第2切换接合焊盘的切换接合线；以及密封体，密封所述半导体芯片、所述多条接合线以及所述多条引线的一...

【专利技术属性】
技术研发人员：岛贯好彦，莲沼久志，
申请(专利权)人：株式会社瑞萨科技，
类型：发明
国别省市：JP[日本]