一种Cu*O电阻存储器与二极管集成的制造方法技术

本发明专利技术属于微电子技术领域，具体是一种Ｃｕ↓［ｘ］Ｏ电阻存储器与二极管集成的制造方法。Ｃｕ↓［ｘ］Ｏ电阻存储器与金属氧化物二极管集成形成于铜互连后端工艺之中，其中利用Ｃｕ↓［ｘ］Ｏ存储介质的上表层自对准转变形成二极管的ｐ型的铜的氧化物半导体层。该集成制造方法具有工艺过程简单，并能保证Ｃｕ↓［ｘ］Ｏ电阻存储器和二极管的可靠性等特点。

【技术实现步骤摘要】

本专利技术属于微电子
，具体涉及一种电阻存储器与二极管集成的制造方法。
技术介绍
存储器在半导体市场中占有重要的地位。由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大。最近不挥发电阻存储器件(Resistive SwitchingMemory)因为其高密度、低成本、可突破技术代发展限制的特点引起高度关注。电阻存储器利用存储介质的电阻在电信号作用下、在高阻和低阻间可逆转换的特性来存储信号，存储介质可以有很多种，包括二元或多元金属氧化物，甚至有机物，其中，CuxO(1＜x≤2)由于易于不含有对常规CMOS工艺会造成污染的元素、低功耗等特性而受到高度关注。 目前报道的二元金属氧化物电阻转换存储单元主要采用四种结构第一种为传统的一个选通器件加一个存储电阻(1T1R)的结构[1]，第二种为交叉阵列(cross-point)结构[2]，第三种为一个选通器件加两个以上存储电阻(1TXR)的结构[3]。第四种为一个二极管加一个存储电阻(1D1R)的交叉阵列结构[4]。如图1所示，金属氧化物二极管与电阻存储层集成于字线和位线之间，图2所示三星公司报导的一个金属氧化物存储电阻和金属氧化物二极管形成的1D1R结构的I-V特性图[5]，其中存储电阻层为NiO，n型金属氧化物层为TiOx，p型金属氧化物层为NiOx，NiO存储电阻层和p型金属氧化物层NiOx之间采用Pt金属连接形成欧姆接触。如图2所示，NiO存储电阻层在Set和Reset状态之间转变，并且二极管的on/off特性同时存在。 同时，在中国申请专利[6]中提出了第五种电阻存储单元结构(1TkDkR结构)，如图3所示，存储单元结构包括2个或2个以上(图1所示为4个)以上存储电阻和二极管共享同一个选通器件，存储电阻和二极管的功能单元可以分布于不同复合平面上，该电阻存储单元可以在相同硅片面积情形下，多个存储电阻共用一个选通管，提高存储器的密度，同时选通管和存储电阻之间的二极管可以减小存储阵列中的串扰问题。因此，具有低功耗、高存储密度、单向编程的特点。 CuxO可以通过采用热氧化方法采用等离子氧化方法制备，因此基于CuxO的电阻存储器具有容易与铜连后端工艺集成的优点，在中国申请专利[7]中提出了一种CuxO电阻存储器及其制造方法。，
技术实现思路
本专利技术的目的在于提出一种CuxO电阻存储器与二极管的工艺集成的制造方法，以便实现金属氧化物电阻存储单元的第四种和第五种结构。 本专利技术提出的CuxO电阻存储器与金属氧化物二极管集成于大马士革铜互连工艺中的制造方法，包括 将双大马士革铜互连工艺进行到铜线上方的盖帽层制作完毕，在盖帽层上构图开口暴露所需预定区域铜线； 对所述铜线区域进行氧化，制备CuxO存储介质，其中1＜x≤2； 对所述CuxO存储介质的上表层，自对准转变形成p型的铜的氧化物的半导体层； 在所述盖帽层开口之内、p型半导体层之上，形成n型金属氧化物半导体层； 在所述盖帽层开口之内、n型半导体层之上，自对准形成上电极，与n型金属氧化物半导体层形成欧姆接触； 进一步形成另一层铜线连接到所述上电极。 本专利技术所述CuxO存储介质可以采用热氧化或者等离子氧化工艺形成。 本专利技术公开的又一个方面，所述p型的铜的氧化物的半导体层可以是不同于CuxO存储介质层成份的CuO，或者Cu2O，或者CuO和Cu2O的混合物；可以使用化学还原的方法使上表层CuxO存储介质中的部分CuO转变成Cu2O，从而自对准形成p型Cu2O半导体层；或者使用改变热氧化工艺条件的方法，氧化使上表层CuxO存储介质中的部分Cu2O转变成CuO，自对准形成p型的CuO半导体层。 本专利技术公开的又一个方面，所述n型的金属氧化物的半导体层的材料可以是WOx、TiOx、ZnOx、ZrOx、HfOx、CoOx、NbOx或IZOx等，或者是WOx、TiOx、ZnOx、ZrOx、HfOx、CoOx、NbOx或IZOx等的掺杂改性的材料；n型的金属氧化物的半导体层可以通过反应溅射沉积的办法形成，或者通过先沉积金属层，然后进一步通过等离子或者热氧化工艺形成金属层相应的金属氧化物；n型的金属氧化物的半导体层可以通过光刻或者化学机械研磨的办法构图形成，对于易于化学机械掩膜的n型的金属氧化物材料，优先使用化学机械掩膜的办法形成。 本专利技术所述上电极金属可以为Ta、TaN、Al、W、Ti或TiN等金属或金属复合层，通过化学机械掩模的办法自对准形成于所述盖帽层开口之内、n型半导体层之上。 所述上电极制作完成以后，接下来进一步采用常规的大马士革铜互连工艺进行后续步骤，包括在样品表面制作介质层，然后以所述上电极为保护层，构图在介质层中开出沟槽和通孔，接下来沉积阻挡层、籽晶层、电化学方法镀铜、退火、化学机械抛光、沉积盖帽，至此另一层铜线制作完成。 本专利技术提供的CuxO电阻存储器与金属氧化物二极管集成的制造方法，利用了Cu2O层或CuO层为p型半导体的特性，在CuxO存储介质层上自对准p型金属氧化物半导体层，无需进一步增加掩模版和光刻构图步骤；同时金属氧化物二极管集成形成与铜互连工艺中，其上电极可以自由选择；该集成制造方法具有工艺过程简单，并能保证CuxO电阻存储器和二极管的可靠性等特点。 本专利技术所述的制作方法，可在同一平面层的不同铜线上形成阵列，也可以在不同平面层的互连层铜线上堆叠，形成三维结构。 附图说明 图1为1D1R的交叉阵列结构电阻存储器示意图。其中，(a)为剖面图示，(b)为立体图示。 图2已报导的金属氧化物二极管和NiOx存储电阻的1D1R单元I-V特性。 图31TkDkR结构示意图。 图4CuxO电阻存储器与金属氧化物二极管集成与铜互连第一层和第二次铜线之间的结构示意图。 图5为双大马士革工艺CMP形成第一层铜引线后、沉积盖帽层之前的横截面图。 图6为沉积盖帽层后横截面图。 图7为光刻后横截面图。 图8为需要形成CuxO存储介质铜引线上的盖帽层部分刻蚀完毕后横截面图。 图9为去光刻胶后横截面图。 图10为需要形成CuxO存储介质铜引线上的盖帽层完全刻蚀完毕后横截面图。 图11为氧化形成CuxO存储介质后横截面图。 图12为CuxO存储介质层上表层全部还原形成Cu2O p型半导体层后横截面图。 图13a为沉积n型金属氧化物半导体层后横截面图。 图13b为又一实例形成n型金属氧化物半导体层后横截面图。 图14a为沉积上电极金属后横截面图。 图14b为又一实例沉积上电极金属后横截面图。 图14a为CMP形成CuxO存储介质的上电极之后横截面图。 图15为以盖帽层为终止层CMP之后横截面图。 图16为沉积层间介质层和刻蚀终止层之后横截面图。 图17为刻蚀形成沟槽和通孔之后铜引线盖帽层打开前横截面图。 图18为刻蚀不需要形成CuxO存储介质的铜引线上的盖帽层之后横截面图。 图19为形成第二层铜引线CMP后横截面图。 符号说明 101第一层层间绝缘介质，102第二层层间绝缘介质，103第三层层间绝缘介质，104PMD层，201第一层刻蚀终止层，202第二层刻蚀终止层，203第一层铜引线上的盖帽层，203a第一次刻蚀后的盖帽层，203b第二次刻蚀后的盖帽层，本文档来自技高网...

【技术保护点】
一种Ｃｕ↓［ｘ］Ｏ电阻存储器与金属氧化物二极管集成的制造方法，其特征在于具体步骤包括：　　　　将双大马士革铜互连工艺进行到铜线上方的盖帽层制作完毕，在盖帽层上构图开口暴露所需预定区域铜线；　　　　对所述铜线区域进行氧化，制备Ｃｕ↓［ｘ］Ｏ存储介质，其中１＜ｘ≤２；　　　　对所述Ｃｕ↓［ｘ］Ｏ存储介质的上表层，自对准转变形成ｐ型的铜的氧化物的半导体层；　　　　在所述盖帽层开口之内、ｐ型半导体层之上，形成ｎ型金属氧化物半导体层；　　　　在所述盖帽层开口之内、ｎ型半导体层之上，自对准形成上电极，与ｎ型金属氧化物半导体层形成欧姆接触；　　　　进一步形成另一层铜线连接到所述上电极。

【技术特征摘要】
1.一种CuxO电阻存储器与金属氧化物二极管集成的制造方法，其特征在于具体步骤包括将双大马士革铜互连工艺进行到铜线上方的盖帽层制作完毕，在盖帽层上构图开口暴露所需预定区域铜线；对所述铜线区域进行氧化，制备CuxO存储介质，其中1＜x≤2；对所述CuxO存储介质的上表层，自对准转变形成p型的铜的氧化物的半导体层；在所述盖帽层开口之内、p型半导体层之上，形成n型金属氧化物半导体层；在所述盖帽层开口之内、n型半导体层之上，自对准形成上电极，与n型金属氧化物半导体层形成欧姆接触；进一步形成另一层铜线连接到所述上电极。2.根据权利要求1所述的CuxO电阻存储器与金属氧化物二极管集成的制造方法，其特征在于所述CuxO存储介质采用热氧化或者等离子氧化工艺形成。3.根据权利要求1所述的CuxO电阻存储器与金属氧化物二极管集成的制造方法，其特征在于所述p型的铜的氧化物的半导体层是不同于CuxO存储介质层成份的CuO，或者Cu2O，或者CuO和Cu2O的混合物；使用化学还原的方法使上表层CuxO存储介质中的部分CuO转变成Cu2O，从而自对准形成p型Cu2O...

【专利技术属性】
技术研发人员：林殷茵，陈邦明，唐立，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]