自行对准接触窗及其制造方法技术

一种自行对准接触窗的制造方法。此方法包括提供已形成有多个ＮＡＮＤ型存储单元行的基底，ＮＡＮＤ型存储单元行包括漏极区。接着，在基底上形成层间介电层，以覆盖ＮＡＮＤ型存储单元行。再来，图案层间介电层，以形成多个开口，开口暴露出漏极区。继之，进行选择性硅成长工艺，以在开口所暴露的漏极区上形成材料层。之后，在材料层上形成金属层以填满开口。

【技术实现步骤摘要】

本专利技术涉及一种半导体工艺:，且特别是涉及一种自行对准接触窗及其制 造方法。
技术介绍
快闪存储元件由于具有可多次进行数据的存入、读取、抹除等动作，且 存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所 广泛采用的一种非挥发性存储元件。典型的快闪存储元件是以掺杂的多晶硅制作浮置栅极(Floating Gate)与 控制栅极(ControlGate)。而且，控制栅极直接设置在浮置栅极上，浮置栅极 与控制栅极之间以栅间介电层相隔，而浮置栅极与基底间以穿隧介电层相隔 (亦即所谓堆叠栅极快闪存储器)。另一方面，目前业界较常使用的快闪存储阵列包括NOR型阵列结构与 NAND型阵列结构。由于NAM)型阵列的非挥发性存储结构是使各存储单 元串接在一起，其集成度与面积利用率较NOR型阵列的非挥发性存储器好， 因此已经广泛地应用于多种电子产品中。请参照图1，所示为NAND型存储元件的位线接触窗结构剖面图。现有 位线接触窗的形成方法例如是在隔离结构102与层间介电层104形成之后， 以自行对准接触窗工艺(Self-aligned Contact Process)形成位线接触窗106，而 填充位线接触窗开口的材料为多晶硅。然而，当元件尺寸缩小时，有可能因 为工艺变异的缘故造成位线接触窗106偏移，位线接触窗106会因此与基底 100接触，如圈起处108,而造成结漏电流(Junction Leakage)的现象。此外， 以多晶硅作为填充位线接触窗开口的材料，会使得位线接触窗的阻值升高， 影响元件的操作效能。
技术实现思路
鉴此，本专利技术的目的就是在提供一种自行对准接触窗的制造方法，此方法可以防止结漏电流的问题并且降〗氐4妻触窗阻值。本专利技术的再一目的是提供一种自行对准接触窗，其结构可以防止结漏电 流并且具有较低的接触窗阻值。本专利技术提供一种自行对准接触窗的制造方法。此方法包括下列步骤。首先，提供基底，基底上已形成有多个NAND型存储单元行，NAND型存储 单元行包括漏极区。然后，在基底上形成层间介电层，以覆盖NAND型存 储单元行。继之，图案层间介电层，以形成多个开口，其分别暴露出漏极区。 然后，进行选择性硅成长工艺，以在开口所暴露的漏极区上形成材料层。再 者，在材料层上形成金属层以填满开口。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的选 择性硅成长工艺例如是使用硅烷气体作为反应气体。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的硅 烷气体包括硅甲烷、硅乙烷或硅丙烷。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的选 择性硅成长工艺包括外延工艺。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的选 择性硅成长工艺包括选择性硅沉积工艺。择性硅沉积工艺包括化学气相沉积法。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的材 料层的材料例如是掺杂或未掺杂的单晶硅、掺杂或未掺杂的多晶硅。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的层 间介电层的材料例如是磷硅玻璃或硼磷硅玻璃。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的层 间介电层的形成方法例如是化学气相沉积法。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的金 属层的材料例如是鴒。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的金 属层的形成方法例如是化学气相沉积法。属层形成之后，还包括移除开口之外的金属层。 、本专利技术提供一种自行对准接触窗的制造方法。此方法包括下列步骤。首 先，提供基底，基底中已形成有平行排列的多个元件隔离结构。接着，在元 件隔离结构之间的基底中形成掺杂区，并于基底上形成层间介电层。此层间 介电层中具有多个开口，这些开口分别暴露出掺杂区。然后，进行选择性硅成长工艺，以在开口所暴露的掺杂区上形成材料层。之后，在材料层上形成 金属层以填满开口。择性硅成长工艺例如是使用硅烷气体作为反应气体。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的硅 烷气体包括硅曱烷、硅乙烷或硅丙烷。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的选 择性硅成长工艺包括外延工艺。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的选 择性硅成长工艺包括选择性硅沉积工艺。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的选 择性硅沉积工艺包括化学气相沉积法。料层的材料例如是掺杂或未掺杂的单晶硅、掺杂或未掺杂的多晶硅。依照本专利技术的优选实施例所述的自行对准接触窗的制造方法，上述的层间介电层的材料例如是磷硅玻璃或硼磷硅玻璃。本专利技术的自行对准接触窗的制造方法采用选择性硅成长工艺，先在自行对准接触窗开口底部形成材料层，然后，再形成金属层以填满开口。如此一来，即便产生自行对准接触窗对准失误的现象，金属层也不会与基底直接接 触，进而避免了结漏电流现象的发生。再者，以鴒取代现有的多晶硅，作为 接触窗的主要材料，可以使得接触窗的阻值降低，以提高元件的效能。本专利技术提供一种自行对准接触窗，此自行对准接触窗包括基底、层间介电层、选择性硅成长材料层与金属层。多个NAND型存储单元行配置于基 底上，NAND型存储单元行包括源极区与漏极区。层间介电层配置于基底上 并具有多个开口，开口暴露出部分漏极区。选择性硅成长材料层配置于开口 中，且位于漏极区上。金属层配置于选择性硅成长材料层上并填满开口。 依照本专利技术的优选实施例所述的自行对准接触窗，上述的NAND型存储单元行还包括多个存储单元、二个选择单元与多个掺杂区。存储单元设置 于源极区与漏极区之间的基底上，各存储单元具有电荷储存层。掺杂区设置 于存储单元之间的基底中，而使存储单元串联连接在一起。二个选择单元分 别设置于串联连接的存储单元与源极区、漏极区之间。依照本专利技术的优选实施例所述的自行对准接触窗，上述的存储单元由基 底起例如是穿隧介电层、电荷储存层、栅间介电层与控制栅极。依照本专利技术的优选实施例所述的自行对准接触窗，上述的栅间介电层的 材料例如是氧化硅/氮化硅/氧化硅。依照本专利技术的优选实施例所述的自行对准接触窗，上述的电荷储存层的 材料例如是掺杂多晶硅。依照本专利技术的优选实施例所述的自行对准接触窗，上述的穿隧介电层的 材料例如是氧化硅。依照本专利技术的优选实施例所述的自行对准接触窗，上述的层间介电层的 材料例如是磷硅玻璃或硼磷硅玻璃。依照本专利技术的优选实施例所述的自行对准接触窗，上述的金属层的材料 例如是鴒。本专利技术的自行对准接触窗，是在自行对准接触窗开口底部有一层硅材料 层。如此一来，即便产生自行对准接触窗对准失误的现象，金属层也不会与 硅基底直接接触，进而避免了结漏电流现象的发生。再者，以钨为接触窗的 主要材料，可以使得接触窗的阻值降低，并提高元件的效能。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举优选实施例，并结合附图，作详细iJt明如下。 附图说明图1为自行对准接触窗工艺变异所造成的结漏电流现象的剖面图。 图2A至图2C为依照本专利技术优选实施例所绘示NAND型存储器的自行 对准接触窗的制造流程上视图。图3A至图3C为分别绘示图2A至图2C中的沿切线A-A，所绘示的制造流程剖面图。图4A至图4本文档来自技高网...

【技术保护点】
一种自行对准接触窗的制造方法，包括：提供基底；在该基底上形成多个ＮＡＮＤ型存储单元行，该些ＮＡＮＤ型存储单元行各包括漏极区；在该基底上形成层间介电层，以覆盖该些ＮＡＮＤ型存储单元行；图案该层间介电层，以形成多个开口，该些开口分别暴露出该些漏极区；进行选择性硅成长工艺，以在该些开口所暴露的该些漏极区上形成材料层；以及在该材料层上形成金属层以填满该些开口。

【技术特征摘要】
1. 一种自行对准接触窗的制造方法，包括提供基底；在该基底上形成多个NAND型存储单元行，该些NAND型存储单元行各包括漏极区；在该基底上形成层间介电层，以覆盖该些NAND型存储单元行；图案该层间介电层，以形成多个开口，该些开口分别暴露出该些漏极区；进行选择性硅成长工艺，以在该些开口所暴露的该些漏极区上形成材料层；以及在该材料层上形成金属层以填满该些开口。2. 如权利要求1所述的自行对准接触窗的制造方法， 长工艺包括使用硅烷气体作为反应气体。3. 如权利要求2所述的自行对准接触窗的制造方法， 硅曱烷、硅乙烷或硅丙烷。4. 如权利要求1所述的自行对准接触窗的制造方法， 长工艺包括外延工艺。5. 如权利要求1所述的自行对准接触窗的制造方法， 长工艺包括选择性硅沉积工艺。6. 如权利要求5所述的自行对准接触窗的制造方法， 积工艺包括化学气相沉积法。7. 如权利要求1所述的自行对准接触窗的制造方法， 料包括掺杂或未掺杂的单晶硅、掺杂或未掺杂的多晶硅8. 如权利要求1所述的自行对准接触窗的制造方法， 的材料包括磷硅玻璃或硼磷硅玻璃。9. 如权利要求1所述的自行对准接触窗的制造方法， 的形成方法包括化学气相沉积法。10. 如权利要求1所述的自行对准接触窗的制造方法，其中该金属层的材 料包括钨。11. 如权利要求1所述的自行对准接触窗的制造方法，其中该金属层的形 成方法包括化学气相沉积法。 其中该选择性硅成 其中硅烷气体包括 其中该选择性硅成 其中该选择性硅成 其中该选择性硅沉 其中该材料层的材 其中该层间介电层 其中该层间介电层12. 如权利要求1所述的自行对准接触窗的制造方法，其中该金属层形成 之后，还包括移除该些开口之外的该金属层。13. —种自行对准接触窗的制造方法，包括提供基底，该基底中已形成有多个元件隔离结构，该些元件隔离结构平 行排列；在该些元件隔离结构之间的基底中形成掺杂区；在该基底上形成层间介电层，该层间介电层中具有多个开口，该些开口 分别暴露出该些掺杂区；进行选择性硅成长工艺，以在该些开口所暴露的该些掺杂区上形成材料 层；以及在该材料层上形成金属层以填满该些开口 。14. 如权利要求13所述的自行对准接触窗的制造方法，...

【专利技术属性】
技术研发人员：魏鸿基，毕嘉慧，
申请(专利权)人：力晶半导体股份有限公司，
类型：发明
国别省市：71[中国|台湾]