芯片封装基板及其封装结构制造技术

本发明专利技术为一种芯片封装基板，该芯片封装基板两端导电连接垫之间的距离小于一芯片承载垫一边长。绝缘层覆盖于每一导电连接垫上且暴露出导电连接垫的一部分表面，被暴露的导电连接垫的部分表面则由位于绝缘层中的导电焊垫覆盖。如此以缩短芯片上电性接点至焊线垫之间距，以达到晶圆封装薄小化的目的。

【技术实现步骤摘要】

本专利技术有关一种半导体芯片封装结构，特别是关于一种将部分表面黏 着技术中的焊垫移至芯片承载垫下方，可大幅减少封装体面积的相关技术。
技术介绍
芯片封装主要是提供芯片承栽与结构保护的功能，以防止在取置的过 程中外力或其它物理性质的破坏和化学性质的侵蚀、确保能量的传递路径 与芯片的讯号分布、避免讯号延迟的产生而影响系统运作及提供散热的途 径。由于目前各种高效能的电子产品不断推陈出新，且产品的外型设计均走向小且薄的趋势，例如网络通讯产品(mobile phone, PHS， GPS)、讯 息产品(PDA,携带式IA,电子书)、消费性电子(电子字典，掌上型电子游 戏机，股票机，卡片阅读机)、甚至化学医疗产品或汽车电子工业都朝向 体积小的系统。因此电子封装的技术也须随之朝轻、薄、短、小的方向发 展。就芯片封装的技术而言，每一颗由晶圆切割所形成的棵芯片(die)，例 如以导线接合(wire bonding)或覆晶接合(flip chip bonding)等模式配置 于一承载具(carrier)的表面，其中承栽具例如导线架(lead frame)或基板 (substrate),而芯片的主动表面(act ive surf ace)则具有多个接合焊垫 (pad)使得芯片得以经由承载具的传输线路及接点而与外部的电子装置形 成电性连通。之后，再形成一封胶材料将芯片及导线加以包覆，如此即完 成一芯片封装结构。参照附图说明图1,承载具，例如导线架，是一金属板经过光刻胶涂布后由光刻刻蚀工艺所定义出其上的图案化线路110，之后于图案化线路110上形成表 面处理层lll,例如镀锡、银或镍金层。参照图2，多层压合板的基材结构， 利用上下两层金属板中夹一绝缘层、玻璃预浸布或多层板的内层结构222 压合而成，将上下两层金属板经过光刻刻蚀工艺定义出图案化线路210后， 形成一金属表面处理层211，如镀锡、银或镍金层，在各线路间形成保护层 221,再于金属表面处理层211上形成导电球220，例如锡球。图3所示， 是利用导线架作为承载具的封装结构。图案化线路110上包含金属座330， 于金属座330先后设置黏着层333与芯片335，芯片335由导线332电性连 接至图案化线路110上，再覆以塑封材料334。图案化线路110的另一侧则 是暴露于塑封材料334外，且形成一金属表面处理层331，例如镀锡、银或 镍金层。图4所示，是利用多层板作为承载具的封装结构，勦着层433设 置于保护层221上，芯片435再设置于黏着层433上，芯片435由导线432 电性连接至多层板结构上。图案化线路210的另一侧的金属表面处理层211 上则设置导电球220。由上述结构所塑封完成的封装成品，由其二维平面之 上向下俯视，其构造为图案化线路外露于芯片承载垫之外，并间隔着芯片 由导线电性连接至图案化线路的间距。虽然传统利用金属导线架进行芯片安装及打线的封装工艺具有价格低 廉及散热良好的优点，而以多层压合板辅以其底部呈阵列式排列的锡球作 为引脚，具有在相同尺寸面积下，引脚数可以变多、封装面积可较为缩小 的优点。但因现今的电子零件皆朝向制作体积小、高密度发展，因此传统 以导线架与多层压合板为基材进行芯片安装，受限于其基材的组成使整体 封装的体积在缩小化的过程仍有其限制。
技术实现思路
本专利技术的目的在于提供一种半导体芯片封装基板，运用芯片承栽垫下 的空间，使金属线路的焊线区部份内缩于芯片承载垫下，大幅减少封装体面积，4吏其逼近晶圆芯片尺寸封装(wafer level package)的面积。本专利技术的另 一 目的在于提供一种半导体芯片封装结构，依照现有的导 线架基板的封装流程制作，可于同 一批流程中获得较多的单位封装产出量， 并节省制作成本。本专利技术的目的是这样实现的， 一种芯片封装基板，该基板包含复数个导电连接垫彼此间隔设置，两端的该两个导电连接垫之间的一 距离小于一芯片承载垫的边长；一绝缘层覆盖于每一该导电连接垫上且暴露出每一该导电连接垫的一 部分第一表面；复数个导电焊垫位于该绝缘层中且覆盖被该绝缘层暴露出的每一该导 电连接垫的该第一表面。还包含一金属座位于所述导电连接垫之间，且该金属座的尺寸小于芯 片承载垫的边长。该绝缘层覆盖该金属座。该绝缘层暴露出该金属座的一部分第二表面。被暴露的该金属座的该第二表面与该导电焊垫于相同侧。绝缘层更包含暴露出该金属座的一第三表面，且被暴露的该金属座的 该笫三表面与该第二表面位于相反侧。该绝缘层更包含暴露出每一该导电连接垫的一第二表面，且被暴露的 该导电连接垫的该第二表面与该第一表面位于相反側。更包含一表面金属层位于每一被暴露的该导电连接垫的该第二表面上。更包含一导电锡球位于该表面金属层上。 该导电连接垫为一佥属引脚。一种芯片封装结构，该结构包含 复数个导电连接垫彼此间隔设置；一绝缘层覆盖于每一该导电连接垫上且暴露出每一该导电连接垫的一 部分第一表面；复数个导电焊垫位于该绝缘层中，且覆盖被该绝缘层暴露的每一该导 电连接垫的该第一表面；一芯片位于该绝缘层上，其中该芯片与每一该导电连接垫是呈上下部 分重叠的位置关系；一导电连接结构电性连接该芯片与每一该导电焊垫；一塑封材料覆盖该芯片与每一该导电连接结构。更包含一黏着层于该芯片与该绝缘层之间。更包含一金属座位于所述导电连接垫对之间，且小于该芯片。所述导电焊垫与该芯片是呈上下重叠的位置关系。所述导电焊垫分布于该芯片的两相对侧边位置。该塑封材料暴露出该芯片的一第二表面。更包含一黏着层位于该塑封材料上， 一上盖基板覆盖于该黏着层上及 位于该芯片的该第二表面上。该导电连接结构为一导电线。 该导电连接结构为一金凸块。该导电连接结构为一锡球。根据上述，本专利技术的封装基板，其仅由一金属板及绝缘层所组成，芯 片可直接置于表面黏着技术中的焊垫上，以缩短芯片上电性接点至焊垫的 间距，以缩小封装体积，达到晶圓封装薄小化的目的。財图说明图l为已知以导线架封装的基材结构示意图。图2为已知以多层基板封装的基材结构示意图。 图3为已知以图1实施芯片封装的结构示意图。 图4为已知以图2实施芯片封装的结构示意图。 图5A、图5B、图6A及图6B为根据本专利技术概念实施的承载具剖面示意图。图7A、图7B、图8A及图8B为根据本专利技术概念实施的具金属座的承栽具剖面示意图。图9为根据图6A的基材实施芯片封装的结构示意图。图IO为根据图6A的基材实施CM0S感测芯片封装的结构示意图。图11为根据图6A的基材实施压力感测芯片封装的结构示意图。图12为根据图6;B的基材实施芯片封装以导电球作为电性连结，晶背不外露型的结构示意图。图13为根据图6B的基材实施芯片封装以导电球作为电性连结，晶背外露型的结构示意图。图14为根据图6B的基材实施芯片封装以金属凸块作为电性连结，晶背不外露型的结构示意图。图15A、 15B为本专利技术的一实施例封装基板结构的正面示意图。 附图标号111 金属表面处理层210 图案化线路211 金属表面处理层220 导电球*221 保护层222 内层结构330 金属座331 金属表面处理层332 导线333 翻着层 334塑封材料 335 芯片432 导线433 黏着层434 塑封材料435 芯片50 金属引脚垫501 第一表本文档来自技高网...

【技术保护点】
一种芯片封装基板，其特征在于该基板包含：复数个导电连接垫彼此间隔设置，两端的该两个导电连接垫之间的一距离小于一芯片承载垫的边长；一绝缘层覆盖于每一该导电连接垫上，且暴露出每一该导电连接垫的一部分第一表面；复数个导电焊 垫位于该绝缘层中，且覆盖被该绝缘层暴露出的每一该导电连接垫的该第一表面。

【技术特征摘要】
1. 一种芯片封装基板，其特征在于该基板包含复数个导电连接垫彼此间隔设置，两端的该两个导电连接垫之间的一距离小于一芯片承载垫的边长；一绝缘层覆盖于每一该导电连接垫上，且暴露出每一该导电连接垫的一部分第一表面；复数个导电焊垫位于该绝缘层中，且覆盖被该绝缘层暴露出的每一该导电连接垫的该第一表面。2. 如权利要求1所述的芯片封装基板，其特征在于还包含一金属座 位于所述导电连接垫之间，且该金属座小于该芯片承载垫的边长。3. 如权利要求2所述的芯片封装基板，其特征在于该绝缘层覆盖该 金属座。4. 如权利要求2所述的芯片封装基板，其特征在于该绝缘层暴露出 该金属座的一部分第二表面。5. 如权利要求4所述的芯片封装基板，其特征在于被暴露出的该金 属座的该第二表面与该导电焊垫于相同侧。6. 如权利要求4所述的芯片封装基板，其特征在于绝缘层更暴露出 该金属座的一第三表面，且,皮暴露出的该金属座的该第三表面与该第二表 面位于相反侧。7. 如权利要求1所述的芯片封装基板，其特征在于该绝缘层更暴露 出每一该导电连接垫的一第二表面，且被暴露出的该导电连接垫的该第二 表面与该第 一表面位于相反侧。8. 如权利要求7所述的芯片封装基板，其特征在于更包含一表面金 属层位于每一被暴露出的该导电连接垫的该第二表面上。9. 如权利要求8所述的芯片封装基板，其特征在于更包含一导电锡球位于该表面金属层上'10. 如^L利要求1所迷的芯片封装基板，其特征在于该导电连接垫为 一金属引脚。11. 一种芯片...

【专利技术属性】
技术研发人员：林己智，孙渤，王宏仁，
申请(专利权)人：台湾应解股份有限公司，
类型：发明
国别省市：71[中国|台湾]