含有位于应力层上的应变超晶格的半导体器件及其相关方法技术

半导体器件，可以包括应力层（２６’）和位于应力层上的应变超晶格层（４２５）并包括多个叠加的层组。更具体而言，应变超晶格层的每一个层组可以包括用于限定基础半导体部分的多个叠加的基础半导体单层和限制于相邻的基础半导体部分的晶格内的至少一个非半导体单层。

【技术实现步骤摘要】
【国外来华专利技术】含有位于应力层上的应变超晶格 的半导体器件及其相关方法
附图说明图1是根据本专利技术的包括应力层和位于应力层上的应变 层的半导体器件的示意的横切面图。图9是根据本专利技术的包括超晶格和位于超晶格上的应力 层的另一半导体器件实施例的示意横切面图。图10是根据本专利技术的包括非半导体单层的MOSFET的示意横切面图。现在将参照附图更加充分地对本专利技术进行描述，其中显 示了本专利技术的优选实施例。然而，可以以不同的方式体现本专利技术并且 不应当理解成受限于此处所提出的实施例。相反，提供上述实施例是 为了使本专利技术彻底和完全，并充分地向本领域技术人员传达本专利技术的 范畴。相似的号码从头到尾指相似的元件，加撇和多撇符号用于在替 代实施例中表示相似的元件。以下进一步讨论了可以用于MOSFET 20中的各种超晶 格结构。就硅-锗超晶格而言，超晶格层25的晶格间距通常小于硅 锗应力层26的晶格间距。然而，本实例中的应力层26在超晶格层25 内诱发拉伸应变，这可以用于例如在N型沟道FETs中进一步提供迁 移率增强。或者，可以选择超晶格层25和应力层26的成分，使得超 晶格具有比应力层更大的晶格间距。这会有优势地在超晶格层25内诱发压缩应变，其中超晶格层25可以有优势地在例如P型沟道FET 器件内提供超晶格的迁移率增强。在所说明的实施例中，应力层是在垂直方向上分级的分 级半导体层，应变超晶格层25在分级半导体层上被垂直地叠加。在 图6中所说明的替换的实施例中，MOSFET 20，进一步包括位于分级 半导体层26，和应变超晶格层425，之间的基本上未分级的半导体层 42，。即，基本上未分级的半导体层42，具有从顶部到底部成份基本上 一致的半导体材料(例如，硅锗)并在应力层26，和超晶格层425，之间提 供緩冲区。更具体而言，基本上未分级的半导体层42，可以具有与应 力层42，顶部的半导体材料一致的成分。可以在Lei等人的公布号为 第2005/0211982号、Bauer等人的第2005/0054175号、Lindert等人 的第2005/0224800号和Arena等人第2005/0051795号美国专利中找 到关于使上覆半导体层(例如，硅)发生应变的分级和未分级层的使用 的进一步信息，因此此处引入其全部内容，作为参考。在某些实施例中，超晶格25可以有优势地充当用于栅极 电介质层37的界面。例如，沟道区可以被限定于超晶格25的下部分 内(尽管有些沟道也可以被限定于超晶格下的半导体材料中)，而其上 部分使沟道与电介质层37绝缘。在另一实施例中，沟道可以被单独 地限定于应力层26中，应变超晶格层25可以仅作为绝缘/界面层被包 括在内。 超晶格25的每个层组45a-45n说明性地包括用于限定各自的基础半导体部分46a-46n的多个叠加的基础半导体单层46及其上 的能带修改层50。为了说明清楚，能带修改层50，在图2中以点划 线表示。现在再参照图4，现在描述根据本专利技术的具有不同特性的 超晶格25，的另一实施例。在该实施例中，说明了重复模式3/1/5/1。更具体而言，最下层的基础半导体部分46a，具有三个单层，次最下层的基础半导体部分46b，具有五个单层。这种模式在整个超晶格25，范围内重复。能带修改层50，可以每个包括单一的单层。对于包括Si/0的上述超晶格25，来说，电荷载流子迁移率的提高不依赖于层平面内的取向。没有具体提及的图4的上述其他元件与参照图2的上面所讨论的元件相似，此处不需要进一步的讨论。图5A显示了由伽马点(G)计算所得的体硅(以连续线表示) 和图1-3中所示的4/1 Si/0超晶格25(以点线表示)的能带结构。尽管 图中的(001)方向与Si的传统晶胞的(001)方向对应，方向指4/1 Si/O 结构的晶胞，而不是Si的传统晶胞，从而显示了 Si导电能带最低值 的期望位置。图中的(100)和(010)方向与传统的Si晶胞的(110)和(-llO) 方向对应。本领域的技术人员会理解图上的Si能带被折叠而将其自身 在4/1 Si/0结构的适当的倒易点阵方向上表示出来。说明性地包括非半导体单层81的MOSFET 80示意地显 示于图10中，其中半导体单层位于分别处于半导体单层下方和上方 的部分82a，82b内。栅极电介质83说明性地位于沟道85上，栅极电极84位于栅极电介质上。栅极电介质83的下部分和沟道85的上部 分之间的区域限定了界面86。源和漏(未显示)将被与沟道85横向相 邻地布置，这一点会为本领域技术人员所理解。可以基于MOSFET设计选择非半导体材料81的单层离 界面86的深度，这一点会为本领域技术人员所理解。例如，可以为 硅沟道内的氧层的典型的MOSFET 86选择大约4-100个单层的深 度，更优选地，选择大约4-30个单层的深度。非半导体材料的至少 一个单层可以包括在如上所描述的未充分占有的所有可获得的位置 的一个或多个单层。0079如上所讨论，可以从包括例如氧、氮、氟和碳-氧的组选 择非半导体。可以利用例如同样是上述的原子层沉积技术沉积非半导体材料81的至少一个单层，这一点会为本领域技术人员所理解。其 他的沉积和/或注入方法也可以用于形成沟道85,以在相邻的半导体 层82a、 82b的晶格内包括至少一种非半导体材料层81。[0080图11中显示了界面处的密度与以埃为单位的氧层的深度 的模拟曲线90。会为本领域技术人员所理解的是，在诸如所说明的 MOSFET 80的实施例中，不必使用超晶格的重复组，然而至少一个 非半导体单层81仍可以提供迁移率的增强。另外，申请人也提出了 上述实施例也将具有较低的隧道栅极泄漏，这是界面86处的波函数 的量级降低的结果的理论但不希望受限于此。同样，提出了上述实施 例的更加可取的特征包括亚带之间增加的能量分离和亚带的空间分 离，从而降低了亚带的散射的理论。[0081当然在其他实施例中，也可以结合底下的超晶格使用至 少一个单层81。此外，具有前面描述和相关附图中所给出的教导益 处的许多修改和本专利技术的其他实施例会为本领域的技术人员所理解。 因此，可以理解本专利技术不是为了受限于所披露的具体实施例，修改和 实施例是预期的。本文档来自技高网...

【技术保护点】
一种半导体器件，包括：应力层；以及应变超晶格层，位于所述应力层上并且包括多个叠加的层组；所述应变超晶格层的每个层组包括用于限定基础半导体部分的多个叠加的基础半导体单层和限制于相邻基础半导体部分的晶格内的至少一个非半导体单层。

【技术特征摘要】
【国外来华专利技术】US 2005-7-15 60/699,949;US 2006-7-13 11/457,256;US1.一种半导体器件，包括应力层；以及应变超晶格层，位于所述应力层上并且包括多个叠加的层组；所述应变超晶格层的每个层组包括用于限定基础半导体部分的多个叠加的基础半导体单层和限制于相邻基础半导体部分的晶格内的至少一个非半导体单层。2. 权利要求l的半导体器件，其中所述应力层包括分级的半导体层。3. 权利要求2的半导体器件，其中所述分级的半导体层在垂直 方向上被分级；以及其中所述应变超晶格在所述分级半导体层上被垂 直地叠加。4. 权利要求2的半导体器件，进一步包括定位于所述分级半导 体层和所述应变超晶格层之间的基本上未分级的半导体层。5. 权利要求2的半导体器件，其中所述分级的半导体层包括分 级的珪锗。6，权利要求l的半导体器件，其中所述应力层包括多个应变诱 发柱形物。7. 权利要求l的半导体器件，进一步包括定位于所述应力层和 所述应变超晶格层之间的绝缘层。8. 权利要求l的半导体器件，进一步包括使电荷栽流子的传输 以相对于叠加的层组平行的方向穿过所述应变超晶格层的区。9. 权利要求l的半导体器件，进一步包括在与所述应变超晶格 层相对的侧面上与所述应力层相邻的半导体基片。10. 权利要求l的半导体器件，其中每个基础半导体部分包括选 自包含族IV半导体、族III - V半导体和族II - VI半导体的组的基础 半导体；以及其中每个非半导体单层包括选自包括氧、氮、氟和碳-氧的组的非半导体。11. 权利要求l的半导体器件，其中相邻的基础半导体部分被化 学地结合在一起。12. —种半导体器件，包括 应力层；以及应变层，位于所述应力层上并且包括多个基础半导体部分和限制 于相邻基础半导体部分的晶格内的至少一个非半导体单层。13. 权利要求16的半导体器件，其中所述应力层包括分级半导体层。14. 权利要求17的半导体器件，其中所述分级半导体层在垂直 方向上被分级；以及其中所述应变超晶格层在所述分级半导体层上被 垂直地叠加。15. 权利要求17的半导体器件，进一步包括定位于所述分级半 导体层和所述应变层之间...

【专利技术属性】
技术研发人员：罗伯特J梅尔斯，斯科特A柯瑞普斯，
申请(专利权)人：梅尔斯科技公司，
类型：发明
国别省市：US[美国]