半导体器件及其制造方法技术

本发明专利技术提供半导体器件。该半导体器件包括：半导体衬底，在上表面具有多个连接焊盘；绝缘膜，设置在上述半导体衬底上，具有在与上述多个连接焊盘对应的部分形成的多个开口部；再布线上层绝缘膜，设置在上述绝缘膜的上表面，具有被形成为与上述多个开口部之中的某一个连通的多个上表面侧开口部；及多条再布线，在上述多个上表面侧开口部内经由上述绝缘膜的开口部被连接到上述连接焊盘，并被设置成上表面的高度等于或低于上述再布线上层绝缘膜的上表面的高度；及柱状电极，分别与上述各再布线上的上表面侧连接焊盘部连接地设置。

【技术实现步骤摘要】

本专利技术涉及。技术背景以前，在被称作CSP (芯片大小封装)的半导体器件中，例如像 日本特开2004-281614号公报中记载的那样，在形成在半导体衬底上 的布线的连接焊盘部上表面形成柱状电极。此时，半导体器件的制造 方法使用如下方法在于半导体衬底上的整个面上形成的基底金属层 上形成的布线的上表面及基底金属层的上表面，形成在布线的连接焊 盘部、即柱状电极形成区域所对应的部分具有开口部的抗电镀剂膜， 通过进行以基底金属层作为电镀电流路的电解电镀，在抗电镀剂膜的 开口部内的布线的连接焊盘部上表面形成柱状电极，使用抗蚀剂剥离 液来剥离抗电镀剂膜，将布线作为掩模而将布线下以外的区域中的基 底金属层刻蚀并去除。但是，在上述现有的半导体器件的制造方法中，使用抗蚀剂剥离 液来剥离柱状电极形成用抗电镀剂膜时，柱状电极形成用抗电铍剂膜 主要仅从其上表面侧剥离，所以布线间的间隔变窄时，有时在布线间 产生抗蚀剂残渣。特别在布线间，由于基底金属层形成为比布线的上 表面低，所以抗蚀剂剥离液难以在布线间流通，容易产生抗蚀剂残渣。 而且，该现象在将密合力大的负型干膜抗蚀剂用作柱状电极形成用抗 电镀剂膜的情况下显著。在将布线作为掩模来刻蚀基底金属层时，该 抗蚀剂残渣作为掩模而引起蚀刻不良，并成为布线间短路的原因。
技术实现思路
根据本专利技术，由于在再布线上层绝缘膜的开口部内，将再布线形 成为使再布线的上表面与再布线上层绝缘膜的上表面为同一平面、或 者比再布线上层绝缘膜的上表面还低，并在其上形成柱状电极形成用 抗电铍剂膜，所以在再布线间没有柱状电极形成用抗电镀剂膜进入的 余地，继而在剥离柱状电极形成用抗电镀剂膜之际难以产生抗蚀剂残 渣。本专利技术的半导体器件，其特征在于包括 半导体衬底，在上表面具有多个连接焊盘；绝缘膜，设置在上述半导体衬底上，具有在与上述多个连接焊盘对应的部分形成的多个开口部；再布线上层绝缘膜，设置在上述绝缘膜的上表面，具有被形成为 与上述多个开口部之中的某一个连通的多个上表面侧开口部；及多条再布线，在上述多个上表面侧开口部内经由上述绝缘膜的开 口部被连接到上述连接焊盘，并被设置成上表面的高度等于或低于上 述再布线上层绝缘膜的上表面的高度；及柱状电极，分别与上述各再布线上的上表面侧连接焊盘部连接地 设置。另外，本专利技术的半导体器件，其特征在于包括 半导体衬底，在上表面具有多个连接焊盘；绝缘膜，设置在上述半导体衬底上，具有在与上述多个连接焊盘 对应的部分形成的多个开口部；下表面侧上层绝缘膜，设置在上述绝缘膜的上表面，具有被形成 为与上述多个开口部之中的某一个连通的多个下表面侧开口部；多条下表面侧布线，在上述多个下表面侧开口部内经由上述绝缘 膜的开口部与上述连接焊盘连接地设置；再布线上述多条下表面侧布线的上表面，具有被形成为与上述多个下表面侧 开口部之中的某一个连通的多个上表面侧开口部；多条再布线，在上述多个上表面侧开口部内被连接到上述下表面 侧布线，并被设置成上表面的高度等于或低于上述再布线上层绝缘膜 的上表面的高度；及柱状电极，分别与上述各再布线上的上表面侧连接焊盘部连接地 设置。另外，本专利技术的半导体器件的制造方法，其特征在于包括以下步骤在上表面具有多个连接焊盘的半导体衬底上形成绝缘膜，该绝缘 膜在与上述多个连接焊盘对应的部分具有多个开口部；在上述绝缘膜的上表面形成再布线上层绝缘膜，该再布线上层绝 缘膜具有被形成为与上述多个开口部之中的某一个连通的开口部；在上述多个上表面侧开口部内形成成为多条再布线的金属层，该 金属层被设置成上表面的高度等于或低于上述再布线上层绝缘膜的 上表面的高度；在上述金属层的上表面形成柱状电极形成用抗电镀剂膜，该柱状 电极形成用抗电镀剂膜在成为上述多条再布线的上表面侧连接焊盘 部的部分具有柱状电极用开口部；在柱状电极形成用抗电镀剂膜的开口部内的成为上述再布线的 上表面侧连接焊盘部的部分的上表面，形成柱状电极；剥离上述柱状电极形成用抗电镀剂膜；及通过刻蚀来去除上述金属层之中至少形成在上述再布线上层绝 缘膜上的部分，而形成多条再布线。另外，本专利技术的半导体器件的制造方法，其特征在于包括以下步骤在上表面具有多个连接焊盘的半导体衬底上形成绝缘膜，该绝缘接焊盘对应的部分具有开口部；在上述绝缘膜的上表面形成下表面侧上层绝缘膜，该下表面侧上 层绝缘膜具有被形成为与上述多个开口部之中的某一个连通的多个 下表面侧开口部；在上述多个下表面侧上层绝缘膜的开口部内形成多条下表面侧 布线，该多条下表面侧布线的上表面的高度等于或低于上述下表面侧 上层绝缘膜的上表面的高度；在上述下表面侧上层绝缘膜的上表面及上述多条下表面侧布线 的上表面形成再布线上层绝缘膜，该再布线上层绝缘膜具有与上述多 个下表面侧开口部之中的某一个连通的多个上表面侧开口部；在上述再布线上层绝缘膜的幵口部内形成成为多条再布线的金 属层，该金属层被设置成上表面的高度等于或低于上述再布线上层绝 缘膜的上表面的高度；在上述金属层的上表面形成柱状电极形成用抗电镀剂膜，该柱状 电极形成用抗电镀剂膜在成为上述多条再布线的上表面侧连接焊盘 部的部分具有柱状电极用开口部；在上述柱状电极形成用抗电镀剂膜的开口部内的成为上述再布 线的上表面侧连接焊盘部的部分的上表面，形成柱状电极；剥离上述柱状电极形成用抗电镀剂膜；及通过刻蚀来去除上述金属层之中至少形成在上述再布线上层绝 缘膜上的部分，而形成多条再布线。另外，本专利技术的半导体器件的制造方法，其特征在于包括以下步骤在上表面具有多个连接焊盘的半导体衬底上形成绝缘膜，该绝缘 膜在与上述多个连接焊盘对应的部分具有开口部；在上述绝缘膜的上表面形成下表面侧上层绝缘膜，该下表面侧上 层绝缘膜具有被形成为与上述多个开口部之中的某一个连通的多个下表面侧开口部；在上述多个下表面侧上层绝缘膜的开口部内形成多条下表面侧 布线，该多条下表面侧布线的上表面的高度等于或低于上述下表面侧 上层绝缘膜的上表面的高度；在上述下表面侧上层绝缘膜的上表面及上述多条下表面侧布线 的上表面形成再布线上层绝缘膜，该再布线上层绝缘膜具有与上述多 个下表面侧开口部之中的某一个连通的多个上表面侧开口部；在上述再布线上层绝缘膜的开口部内形成成为多条再布线的金 属层，该金属层被设置成上表面的高度等于或低于上述再布线上层绝 缘膜的上表面的高度；在上述金属层的上表面形成由干膜构成的柱状电极形成用抗电 镀剂膜，该干膜在成为上述多条再布线的上表面侧连接焊盘部的部分 具有柱状电极用开口部；在上述柱状电极形成用抗电镀剂膜的开口部内的成为上述再布 线的上表面侧连接焊盘部的部分的上表面，形成柱状电极；剥离上述柱状电极形成用抗电镀剂膜；及通过刻蚀来去除上述金属层之中至少形成在上述再布线上层绝 缘膜上的部分，而形成多条再布线。附图说明图l是作为本专利技术的实施方式l的半导体器件的截面图。 图2是图1所示的半导体器件的制造方法的一个例子中，最初准备的构件的截面图。图3是继图2之后的工序的截面图。 图4是继图3之后的工序的截面图。 图5是继图4之后的工序的截面图。 图6是继图5之后的工序的截面图。图7是继图6之后的工序的截面图。 图8是继图7之后的工序的截面图。 图9是继图8之后的工序的截面图。 图10是继本文档来自技高网...

【技术保护点】
一种半导体器件，其特征在于包括：　　　　半导体衬底，在上表面具有多个连接焊盘；　　　　绝缘膜，设置在上述半导体衬底上，具有在与上述多个连接焊盘对应的部分形成的多个开口部；　　　　再布线上层绝缘膜，设置在上述绝缘膜的上表面，具有被形成为与上述多个开口部之中的某一个连通的多个上表面侧开口部；及　　　　多条再布线，在上述多个上表面侧开口部内经由上述绝缘膜的开口部被连接到上述连接焊盘，并被设置成上表面的高度等于或低于上述再布线上层绝缘膜的上表面的高度；及　　　　柱状电极，分别与上述各再布线上的上表面侧连接焊盘部连接地设置。

【技术特征摘要】
JP 2007-2-28 050001/20071.一种半导体器件，其特征在于包括半导体衬底，在上表面具有多个连接焊盘；绝缘膜，设置在上述半导体衬底上，具有在与上述多个连接焊盘对应的部分形成的多个开口部；再布线上层绝缘膜，设置在上述绝缘膜的上表面，具有被形成为与上述多个开口部之中的某一个连通的多个上表面侧开口部；及多条再布线，在上述多个上表面侧开口部内经由上述绝缘膜的开口部被连接到上述连接焊盘，并被设置成上表面的高度等于或低于上述再布线上层绝缘膜的上表面的高度；及柱状电极，分别与上述各再布线上的上表面侧连接焊盘部连接地设置。2. 如权利要求l所记载的半导体器件，其中，在上述再布线上层绝缘膜的开口部内设置的上述再布线，包括在 上述再布线上层绝缘膜的开口部的底面及侧面形成的基底金属层、及 在上述基底金属层上形成的上部金属层。3. —种半导体器件，其特征在于包括 半导体衬底，在上表面具有多个连接焊盘；绝缘膜，设置在上述半导体衬底上，具有在与上述多个连接焊盘 对应的部分形成的多个开口部；下表面侧上层绝缘膜，设置在上述绝缘膜的上表面，具有被形成 为与上述多个开口部之中的某一个连通的多个下表面侧开口部；多条下表面侧布线，在上述多个下表面侧开口部内经由上述绝缘 膜的开口部与上述连接焊盘连接地设置；再布线上层绝缘膜，设置在上述下表面侧上层绝缘膜的上表面及 上述多条下表面侧布线的上表面，具有被形成为与上述多个下表面侧 开口部之中的某一个连通的多个上表面侧开口部；多条再布线，在上述多个上表面侧开口部内被连接到上述下表面 侧布线，并被设置成上表面的高度等于或低于上述再布线上层绝缘膜 的上表面的高度；及柱状电极，分别与上述各再布线上的上表面侧连接焊盘部连接地 设置。4. 如权利要求3所记载的半导体器件，其中，在上述再布线上层绝缘膜的开口部内设置的上述再布线，包括在 上述再布线上层绝缘膜的开口部的底面及侧面形成的基底金属层、及 在上述基底金属层上形成的上部金属层。5. 如权利要求3所记载的半导体器件，其中， 上述多条下表面侧布线之中的一部分仅由连接到上述连接焊盘的连接部构成。6. 如权利要求3所记载的半导体器件，其中， 上述多条下表面侧布线之中的一部分仅由连接到上述连接焊盘的连接部构成；在上述多条再布线之中的与上述多条下表面侧布线之中的一部 分连接的再布线的、上表面侧连接焊盘部之下，成岛状地设置伪连接 焊盘部。7. 如权利要求3所记载的半导体器件，其中， 上述多条再布线之中的一部分仅由连接到上述下表面侧布线的下表面侧连接焊盘部上的连接焊盘部构成。8. 如权利要求l所记载的半导体器件，其中， 在上述柱状电极的周围设有密封膜。9. 如权利要求3所记载的半导体器件，其中， 在上述柱状电极的周围设有密封膜。10. 如权利要求8所记载的半导体器件，其中， 在上述柱状电极上设有焊料球。11. 如权利要求9所记载的半导体器件，其中，在上述柱状电极上设有焊料球。12. —种半导体器件的制造方法，其特征在于包括以下步骤 在上表面具有多个连接焊盘的半导体衬底上形成绝缘膜，该绝缘膜在与上述多个连接焊盘对应的部分具有多个开口部；在上述绝缘膜的上表面形成再布线上层绝缘膜，该再布线上层绝缘膜具有被形成为与上述多个开口部之中的某一个连通的开口部；在上述多个上表面侧开口部内形成成为多条再布线的金属层，该金属层被设置成上表面的高度等于或低于上述再布线上层绝缘膜的上表面的高度；在上述金属层的上表面形成柱状电极形成用抗电镀剂膜，该柱状 电极形成用抗电镀剂膜在成为上述多条再布线的上表面侧连接焊盘 部的部分具有柱状电极用开口部；在柱状电极形成用抗电镀剂膜的开口部内的成为上述再布线的 上表面侧连接焊盘部的部分的上表面，形成柱状电极；剥离上述柱状电极形成用抗电镀剂膜；及通过刻蚀来去除上述金属层之中至少形成在上述再布线上层绝 缘膜上的部分，而形成多条再布线。13. 如权利要求12所记载的半导体器件的制造方法，其中， 形成成为上述多条再布线的金属层的步骤包括 在上述再布线上层绝缘膜的上表面、上述多个上表面侧开口部内的上述再布线上层绝缘膜的侧面及上述绝缘膜的上表面、上述多个开 口部内的上述绝缘膜的侧面及上述多个连接焊盘的上表面，形成基底 金属层；在上述基底金属层的上表面的至少对应于上述再布线上层绝缘 膜的部分，形成具有再布线用开口部的再布线形成用抗电镀剂膜；及通过进行以上述基底金属层为电镀电流路的电解电镀，在上述多 个上表面侧开口部内的上述基底金属层的侧面及上表面形成上部金 属层，该上部金属层的上表面的高度等于或低于上述再布线上层绝缘膜的上表面的高度。14. 一种半导体器件的制造方法，其特征在于包括...

【专利技术属性】
技术研发人员：宫本勉，
申请(专利权)人：卡西欧计算机株式会社，
类型：发明
国别省市：JP[日本]